利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.028 秒)

    Nonvolatile memory device using variable resistive element
    2.
    发明授权
    Nonvolatile memory device using variable resistive element 有权
    使用可变电阻元件的非易失性存储器件

    公开(公告)号：US08502184B2

    公开(公告)日：2013-08-06

    申请号：US13103013

    申请日：2011-05-06

    申请人： Hyeong-Geun An ,  Sung-Lae Cho ,  Ik-Soo Kim ,  Dong-Hyun Im ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Sung-Lae Cho ,  Ik-Soo Kim ,  Dong-Hyun Im ,  Eun-Hee Cho

    IPC分类号： H01L29/02

    CPC分类号： H01L45/04 ,  H01L27/2427 ,  H01L27/249 ,  H01L45/1226

    摘要： A nonvolatile memory device and a method of fabricating the same are provided. The nonvolatile memory device includes a conductive pillar that extends from a substrate in a first direction, a variable resistor that surrounds the conductive pillar, a switching material layer that surrounds the variable resistor, a first conductive layer that extends in a second direction, and a first electrode that extends in a third direction and contacts the first conductive layer and the switching material layer. Not one of the first, second, and third directions is parallel to another one of the first, second, and third directions.

    摘要翻译： 提供了一种非易失性存储器件及其制造方法。 非易失性存储器件包括从第一方向从衬底延伸的导电柱，围绕导电柱的可变电阻器，围绕可变电阻器的开关材料层，沿第二方向延伸的第一导电层，以及 第一电极，其在第三方向上延伸并接触第一导电层和开关材料层。 第一，第二和第三方向中没有一个平行于第一，第二和第三方向的另一个。

    NONVOLATILE MEMORY DEVICE USING VARIABLE RESISTIVE ELEMENT
    3.
    发明申请
    NONVOLATILE MEMORY DEVICE USING VARIABLE RESISTIVE ELEMENT 有权
    使用可变电阻元件的非易失性存储器件

    公开(公告)号：US20110272663A1

    公开(公告)日：2011-11-10

    申请号：US13103013

    申请日：2011-05-06

    申请人： Hyeong-Geun An ,  Sung-Lae Cho ,  Ik-Soo Kim ,  Dong-Hyun Im ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Sung-Lae Cho ,  Ik-Soo Kim ,  Dong-Hyun Im ,  Eun-Hee Cho

    IPC分类号： H01L45/00

    CPC分类号： H01L45/04 ,  H01L27/2427 ,  H01L27/249 ,  H01L45/1226

    摘要： A nonvolatile memory device and a method of fabricating the same are provided. The nonvolatile memory device includes a conductive pillar that extends from a substrate in a first direction, a variable resistor that surrounds the conductive pillar, a switching material layer that surrounds the variable resistor, a first conductive layer that extends in a second direction, and a first electrode that extends in a third direction and contacts the first conductive layer and the switching material layer. Not one of the first, second, and third directions is parallel to another one of the first, second, and third directions.

    摘要翻译： 提供了一种非易失性存储器件及其制造方法。 非易失性存储器件包括从第一方向从衬底延伸的导电柱，围绕导电柱的可变电阻器，围绕可变电阻器的开关材料层，沿第二方向延伸的第一导电层，以及 第一电极，其在第三方向上延伸并接触第一导电层和开关材料层。 第一，第二和第三方向中没有一个平行于第一，第二和第三方向的另一个。

    Memory cells including resistance variable material patterns of different compositions
    4.
    发明授权
    Memory cells including resistance variable material patterns of different compositions 有权
    记忆单元包括不同组成的电阻变化材料图案

    公开(公告)号：US08625325B2

    公开(公告)日：2014-01-07

    申请号：US12853329

    申请日：2010-08-10

    申请人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    IPC分类号： G11C11/56

    CPC分类号： G11C13/0069 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0092 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/101

    摘要： A non-volatile memory device includes a plurality of word lines, a plurality of bit lines, and an array of variable resistance memory cells each electrically connected between a respective word line and a respective bit line. Each of the memory cells includes first and second resistance variable patterns electrically connected in series between first and second electrodes. A material composition of the first resistance variable pattern is different than a material composition of the second resistance variable pattern. Multi-bit data states of each memory cell are defined by a contiguous increase in size of a programmable high-resistance volume within the first and second resistance variable patterns.

    摘要翻译： 非易失性存储器件包括多个字线，多个位线，以及每个电连接在相应字线和相应位线之间的可变电阻存储单元阵列。 每个存储单元包括在第一和第二电极之间串联电连接的第一和第二电阻可变图案。 第一电阻可变图案的材料组成不同于第二电阻变化图案的材料组成。 每个存储器单元的多位数据状态由第一和第二电阻变化模式内的可编程高电阻体积的连续增加来定义。

    MEMORY CELLS INCLUDING RESISTANCE VARIABLE MATERIAL PATTERNS OF DIFFERENT COMPOSITIONS
    5.
    发明申请
    MEMORY CELLS INCLUDING RESISTANCE VARIABLE MATERIAL PATTERNS OF DIFFERENT COMPOSITIONS 有权
    包含不同成分的电阻变化材料的记忆细胞

    公开(公告)号：US20110032753A1

    公开(公告)日：2011-02-10

    申请号：US12853329

    申请日：2010-08-10

    申请人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    IPC分类号： G11C11/00

    CPC分类号： G11C13/0069 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0092 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/101

    摘要： A non-volatile memory device includes a plurality of word lines, a plurality of bit lines, and an array of variable resistance memory cells each electrically connected between a respective word line and a respective bit line. Each of the memory cells includes first and second resistance variable patterns electrically connected in series between first and second electrodes. A material composition of the first resistance variable pattern is different than a material composition of the second resistance variable pattern. Multi-bit data states of each memory cell are defined by a contiguous increase in size of a programmable high-resistance volume within the first and second resistance variable patterns.

    摘要翻译： 非易失性存储器件包括多个字线，多个位线，以及每个电连接在相应字线和相应位线之间的可变电阻存储单元阵列。 每个存储单元包括在第一和第二电极之间串联电连接的第一和第二电阻可变图案。 第一电阻可变图案的材料组成不同于第二电阻变化图案的材料组成。 每个存储器单元的多位数据状态由第一和第二电阻变化模式内的可编程高电阻体积的连续增加来定义。

    Variable resistance memory device and methods of forming the same
    6.
    发明授权
    Variable resistance memory device and methods of forming the same 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US08558348B2

    公开(公告)日：2013-10-15

    申请号：US13584070

    申请日：2012-08-13

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01L21/8239 ,  H01L27/105 ,  H01L27/108 ,  H01L27/11

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。

    VARIABLE RESISTANCE MEMORY DEVICE AND METHODS OF FORMING THE SAME
    7.
    发明申请
    VARIABLE RESISTANCE MEMORY DEVICE AND METHODS OF FORMING THE SAME 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US20120305884A1

    公开(公告)日：2012-12-06

    申请号：US13584070

    申请日：2012-08-13

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01L45/00

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。

    Variable resistance memory device and methods of forming the same
    8.
    发明授权
    Variable resistance memory device and methods of forming the same 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US08278206B2

    公开(公告)日：2012-10-02

    申请号：US12608633

    申请日：2009-10-29

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01C17/00 ,  H01L27/108 ,  H01L27/11

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。

    Variable Resistance Memory Device and Methods of Forming the Same
    9.
    发明申请
    Variable Resistance Memory Device and Methods of Forming the Same 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US20100112774A1

    公开(公告)日：2010-05-06

    申请号：US12608633

    申请日：2009-10-29

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01L45/00

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。