利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.032 秒)

    Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers
    1.
    发明授权
    Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers 失效
    形成金属氮化物层的方法，以及形成具有金属氮化物层的半导体结构的方法

    公开(公告)号：US07300887B2

    公开(公告)日：2007-11-27

    申请号：US11227542

    申请日：2005-09-15

    申请人： Jae-Hwa Park ,  Kwang-Jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jeong-Tae Kim ,  Jang-Hee Lee

    发明人： Jae-Hwa Park ,  Kwang-Jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jeong-Tae Kim ,  Jang-Hee Lee

    IPC分类号： H01L21/31

    CPC分类号： H01L21/28556 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76862 ,  H01L28/60

    摘要： Methods of forming metal nitride layers on a substrate include reacting a metal source gas with a nitrogen source gas in a process chamber to form a metal nitride layer on the substrate. The process chamber may have an atmosphere having a pressure of about 0.1 mTorr to about 5 mTorr and a temperature of about 200° C. to about 450° C. A ratio of the flow rate of the metal source gas to the flow rate of the nitrogen source gas may be “1” or more. An interlayer insulating layer may be formed on the semiconductor substrate prior to formation of the metal nitride layer. Some methods include forming a contact hole in the interlayer insulating layer to expose a portion of the semiconductor substrate prior to forming the metal nitride layer

    摘要翻译： 在基板上形成金属氮化物层的方法包括在处理室中使金属源气体与氮源气体反应，以在衬底上形成金属氮化物层。 处理室可以具有约0.1mTorr至约5mTorr的压力和约200℃至约450℃的温度的气氛。金属源气体的流量与流动速率的比率 氮源气体可以为“1”以上。 在形成金属氮化物层之前，可以在半导体衬底上形成层间绝缘层。 一些方法包括在层间绝缘层中形成接触孔，以在形成金属氮化物层之前露出半导体衬底的一部分

    Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers
    2.
    发明申请
    Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers 失效
    形成金属氮化物层的方法，以及形成具有金属氮化物层的半导体结构的方法

    公开(公告)号：US20060115984A1

    公开(公告)日：2006-06-01

    申请号：US11227542

    申请日：2005-09-15

    申请人： Jae-Hwa Park ,  Kwang-Jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jeong-Tae Kim ,  Jang-Hee Lee

    发明人： Jae-Hwa Park ,  Kwang-Jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jeong-Tae Kim ,  Jang-Hee Lee

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/28556 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76862 ,  H01L28/60

    摘要： Methods of forming metal nitride layers on a substrate include reacting a metal source gas with a nitrogen source gas in a process chamber to form a metal nitride layer on the substrate. The process chamber may have an atmosphere having a pressure of about 0.1 mTorr to about 5 mTorr and a temperature of about 200° C. to about 450° C. A ratio of the flow rate of the metal source gas to the flow rate of the nitrogen source gas may be “1” or more. An interlayer insulating layer may be formed on the semiconductor substrate prior to formation of the metal nitride layer. Some methods include forming a contact hole in the interlayer insulating layer to expose a portion of the semiconductor substrate prior to forming the metal nitride layer

    摘要翻译： 在基板上形成金属氮化物层的方法包括在处理室中使金属源气体与氮源气体反应，以在衬底上形成金属氮化物层。 处理室可以具有约0.1mTorr至约5mTorr的压力和约200℃至约450℃的温度的气氛。金属源气体的流量与流动速率的比率 氮源气体可以为“1”以上。 在形成金属氮化物层之前，可以在半导体衬底上形成层间绝缘层。 一些方法包括在层间绝缘层中形成接触孔，以在形成金属氮化物层之前露出半导体衬底的一部分

    Methods of fabricating integrated circuit capacitors using a dry etching process
    3.
    发明授权
    Methods of fabricating integrated circuit capacitors using a dry etching process 失效
    使用干蚀刻工艺制造集成电路电容器的方法

    公开(公告)号：US07547607B2

    公开(公告)日：2009-06-16

    申请号：US11176519

    申请日：2005-07-07

    申请人： Kwang-jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jae-Hwa Park

    发明人： Kwang-jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jae-Hwa Park

    IPC分类号： H01L21/20

    CPC分类号： H01L21/76889 ,  H01L21/28518 ,  H01L21/32137 ,  H01L27/10852 ,  H01L28/91 ,  H01L28/92

    摘要： A method of fabricating an integrated circuit capacitor includes forming a first metal layer on a conductive plug in an interlayer insulating layer on a substrate. At least a portion of the first metal layer is silicided to form a metal silicide layer and a remaining first metal layer on the conductive plug. The remaining first metal layer is removed using a dry etching process. A lower electrode including a second metal layer is then formed on the metal silicide layer. Because the remaining first metal layer is removed, etching and/or other damage to the conductive plug and/or the interlayer insulating layer during a subsequent wet ethching process may be reduced and/or prevented.

    摘要翻译： 制造集成电路电容器的方法包括在基板上的层间绝缘层中的导电插塞上形成第一金属层。 第一金属层的至少一部分被硅化以在导电插塞上形成金属硅化物层和剩余的第一金属层。 使用干蚀刻工艺除去剩余的第一金属层。 然后在金属硅化物层上形成包括第二金属层的下电极。 因为剩余的第一金属层被去除，所以可以减少和/或阻止在随后的湿式加工过程中对导电塞和/或层间绝缘层的蚀刻和/或其它损坏。

    Method of forming a gate of a semiconductor device
    5.
    发明申请
    Method of forming a gate of a semiconductor device 有权
    形成半导体器件的栅极的方法

    公开(公告)号：US20060110900A1

    公开(公告)日：2006-05-25

    申请号：US11283121

    申请日：2005-11-18

    申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/28247 ,  H01L21/28044 ,  H01L29/4925

    摘要： In a method for forming a gate in a semiconductor device, a first preliminary gate structure is formed on a substrate. The first preliminary gate structure includes a gate oxide layer, a polysilicon layer pattern and a tungsten layer pattern sequentially stacked on the substrate. A primary oxidation process is performed using oxygen radicals at a first temperature for adjusting a thickness of the gate oxide layer to form a second preliminary gate structure having tungsten oxide. The tungsten oxide is reduced to a tungsten material using a gas containing hydrogen to form a gate structure. The tungsten oxide may not be formed on the gate structure so that generation of the whiskers may be suppressed. Thus, a short between adjacent wirings may not be generated.

    摘要翻译： 在半导体器件中形成栅极的方法中，在衬底上形成第一预栅极结构。 第一预选栅极结构包括依次层叠在基板上的栅极氧化物层，多晶硅层图案和钨层图案。 在第一温度下使用氧自由基进行一次氧化处理，以调节栅极氧化物层的厚度以形成具有氧化钨的第二初步栅极结构。 使用含氢气体将钨氧化物还原成钨材料以形成栅极结构。 在栅极结构上可能不形成氧化钨，从而可以抑制晶须的产生。 因此，可能不会产生相邻布线之间的短路。

    Semiconductor device including an ohmic layer
    8.
    发明授权
    Semiconductor device including an ohmic layer 有权
    包括欧姆层的半导体器件

    公开(公告)号：US07875939B2

    公开(公告)日：2011-01-25

    申请号：US12453198

    申请日：2009-05-01

    申请人： Hee-Sook Park ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Sun-Pil Youn ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Jang-Hee Lee ,  Woong-Hee Sohn

    发明人： Hee-Sook Park ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Sun-Pil Youn ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Jang-Hee Lee ,  Woong-Hee Sohn

    IPC分类号： H01L23/532

    CPC分类号： H01L29/4933 ,  C23C16/42 ,  H01L21/28061 ,  H01L21/28194 ,  H01L21/28556 ,  H01L21/76846 ,  H01L29/517

    摘要： In an ohmic layer and methods of forming the ohmic layer, a gate structure including the ohmic layer and a metal wiring having the ohmic layer, the ohmic layer is formed using tungsten silicide that includes tungsten and silicon with an atomic ratio within a range of about 1:5 to about 1:15. The tungsten silicide may be obtained in a chamber using a reaction gas including a tungsten source gas and a silicon source gas by a partial pressure ratio within a range of about 1.0:25.0 to about 1.0:160.0. The reaction gas may have a partial pressure within a range of about 2.05 percent to about 30.0 percent of a total internal pressure of the chamber. When the ohmic layer is employed for a conductive structure, such as a gate structure or a metal wiring, the conductive structure may have a reduced resistance.

    摘要翻译： 在欧姆层和形成欧姆层的方法中，包括欧姆层的栅极结构和具有欧姆层的金属布线，欧姆层使用包含钨和硅的硅化钨形成，原子比在约 1:5至约1:15。 可以在室内使用包含钨源气体和硅源气体的反应气体，在约1.0:25.0至约1.0:16.0.0的范围内的分压比获得硅化钨。 反应气体可以具有在室的总内部压力的约2.05％至约30.0％的范围内的分压。 当欧姆层用于诸如栅极结构或金属布线的导电结构时，导电结构可以具有降低的电阻。

    Method of forming a gate of a semiconductor device
    10.
    发明授权
    Method of forming a gate of a semiconductor device 有权
    形成半导体器件的栅极的方法

    公开(公告)号：US07371669B2

    公开(公告)日：2008-05-13

    申请号：US11283121

    申请日：2005-11-18

    申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    IPC分类号： H01L21/3205

    CPC分类号： H01L21/28247 ,  H01L21/28044 ,  H01L29/4925

    摘要： In a method for forming a gate in a semiconductor device, a first preliminary gate structure is formed on a substrate. The first preliminary gate structure includes a gate oxide layer, a polysilicon layer pattern and a tungsten layer pattern sequentially stacked on the substrate. A primary oxidation process is performed using oxygen radicals at a first temperature for adjusting a thickness of the gate oxide layer to form a second preliminary gate structure having tungsten oxide. The tungsten oxide is reduced to a tungsten material using a gas containing hydrogen to form a gate structure. The tungsten oxide may not be formed on the gate structure so that generation of the whiskers may be suppressed. Thus, a short between adjacent wirings may not be generated.

    摘要翻译： 在半导体器件中形成栅极的方法中，在衬底上形成第一预栅极结构。 第一预选栅极结构包括依次层叠在基板上的栅极氧化物层，多晶硅层图案和钨层图案。 在第一温度下使用氧自由基进行一次氧化处理，以调节栅极氧化物层的厚度以形成具有氧化钨的第二初步栅极结构。 使用含氢气体将钨氧化物还原成钨材料以形成栅极结构。 在栅极结构上可能不形成氧化钨，从而可以抑制晶须的产生。 因此，可能不会产生相邻布线之间的短路。