公开(公告)号：US06803275B1

公开(公告)日：2004-10-12

申请号：US10308518

申请日：2002-12-03

申请人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

发明人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

IPC分类号： H01L21336

CPC分类号： H01L29/66833 ,  H01L21/28282 ,  H01L21/3144

摘要： Process for fabricating a SONOS flash memory device, including in one embodiment, forming a bottom oxide layer of an ONO structure on a semiconductor substrate, wherein the bottom oxide layer has a first oxygen vacancy content; treating the bottom oxide layer to decrease the first oxygen vacancy content to a second oxygen vacancy content; and depositing a dielectric charge-storage layer on the bottom oxide layer. In another embodiment, a process for fabricating a SONOS flash memory device includes forming a bottom oxide layer of an ONO structure on the semiconductor substrate under strongly oxidizing conditions, wherein the bottom oxide layer has a super-stoichiometric oxygen content and an oxygen vacancy content reduced relative to a bottom oxide layer formed by a conventional process; and depositing a dielectric charge-storage layer on the bottom oxide layer.

摘要翻译： 在一个实施例中，包括在半导体衬底上形成ONO结构的底部氧化物层的SONOS闪速存储器件的制造方法，其中底部氧化物层具有第一氧空位含量; 处理底部氧化物层以将第一氧空位含量降低至第二氧空位含量; 以及在底部氧化物层上沉积介电电荷存储层。 在另一个实施例中，制造SONOS闪速存储器件的工艺包括在强氧化条件下在半导体衬底上形成ONO结构的底部氧化物层，其中底部氧化物层具有超化学计量的氧含量和氧空位含量降低 相对于通过常规方法形成的底部氧化物层; 以及在底部氧化物层上沉积介电电荷存储层。

公开(公告)号：US07033957B1

公开(公告)日：2006-04-25

申请号：US10358586

申请日：2003-02-05

申请人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

发明人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

IPC分类号： H01L21/31

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/792 ,  Y10S438/954

摘要： Process for reducing charge leakage in a SONOS flash memory device, including in one embodiment, forming a bottom oxide layer of an ONO structure on the semiconductor substrate to form an oxide/silicon interface having a first oxygen content adjacent the oxide/silicon interface; treating the bottom oxide layer to increase the first oxygen content to a second oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer. In another embodiment, process for reducing charge leakage in a SONOS flash memory device, including forming a bottom oxide layer of an ONO structure on a surface of the semiconductor substrate having an oxide/silicon interface with a super-stoichiometric oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer.

摘要翻译： 包括在一个实施例中，在半导体衬底上形成ONO结构的底部氧化物层以形成具有与氧化物/硅界面相邻的第一氧含量的氧化物/硅界面的方法，用于减少SONOS闪速存储器件中的电荷泄漏的方法; 处理底部氧化物层以将第一氧含量增加到邻近氧化物/硅界面的第二氧含量; 以及在底部氧化物层上沉积氮化物电荷存储层。 在另一个实施方案中，用于减少SONOS闪速存储器件中的电荷泄漏的方法，包括在半导体衬底的表面上形成具有超化学计量氧含量的氧化物/硅界面的氧化物/硅界面的氧化物/ 硅界面; 以及在底部氧化物层上沉积氮化物电荷存储层。

公开(公告)号：US06969886B1

公开(公告)日：2005-11-29

申请号：US10889424

申请日：2004-07-12

申请人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

发明人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

IPC分类号： H01L21/28 ,  H01L21/314 ,  H01L21/336 ,  H01L31/119

CPC分类号： H01L29/66833 ,  H01L21/28282 ,  H01L21/3144

摘要： A SONOS flash memory device, including a semiconductor substrate; an ONO structure formed on the semiconductor substrate, the ONO structure including a bottom oxide layer, a dielectric charge storage layer and a top oxide layer, the bottom oxide layer having a super-stoichiometric oxygen content and an oxygen vacancy content of about 1010/cm2 or less, wherein the bottom oxide layer exhibits a reduced charge leakage relative to a bottom oxide layer having a stoichiometric or sub-stoichiometric oxygen content and a greater number of oxygen vacancies. In one embodiment, the bottom oxide layer has an oxygen vacancy content of substantially zero.

摘要翻译： 一种SONOS闪速存储器件，包括半导体衬底; 形成在半导体衬底上的ONO结构，所述ONO结构包括底部氧化物层，介电电荷存储层和顶部氧化物层，所述底部氧化物层的超化学计量氧含量和氧空位含量为约10 ^{10 / cm 2以下，其中底部氧化物层相对于具有化学计量或亚化学计量的氧含量和更大数量的氧的底部氧化物层显示出减小的电荷泄漏 空缺。 在一个实施方案中，底部氧化物层的氧空位含量基本为零。}

公开(公告)号：US06958511B1

公开(公告)日：2005-10-25

申请号：US10679774

申请日：2003-10-06

申请人： Arvind Halliyal ,  Amir H. Jafarpour ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Jaeyong Park

发明人： Arvind Halliyal ,  Amir H. Jafarpour ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Jaeyong Park

IPC分类号： H01L21/28 ,  H01L21/31 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/51 ,  H01L29/76 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7923

摘要： Process of fabricating multi-bit charge trapping dielectric flash memory device, including forming on a semiconductor substrate a bottom oxide layer to define a substrate/oxide interface, in which the bottom oxide layer includes a first oxygen concentration and a first nitrogen concentration; and adding a quantity of nitrogen to the bottom oxide layer, whereby the bottom oxide layer includes a first region adjacent the charge storage layer and a second region adjacent the substrate/oxide interface, the second region having a second oxygen concentration and a second nitrogen concentration, in which the second nitrogen concentration exceeds the first nitrogen concentration, provided that the second nitrogen concentration does not exceed the second oxygen concentration. In one embodiment, the first nitrogen concentration is substantially zero.

摘要翻译： 制造多位电荷俘获电介质闪存器件的方法，包括在半导体衬底上形成底部氧化物层以限定衬底/氧化物界面，其中底部氧化物层包括第一氧浓度和第一氮浓度; 并且向底部氧化物层添加一定量的氮，由此底部氧化物层包括与电荷存储层相邻的第一区域和与衬底/氧化物界面相邻的第二区域，第二区域具有第二氧浓度和第二氮浓度 其中第二氮浓度超过第一氮浓度，条件是第二氮浓度不超过第二氧浓度。 在一个实施方案中，第一氮浓度基本为零。

公开(公告)号：US06653191B1

公开(公告)日：2003-11-25

申请号：US10151576

申请日：2002-05-16

申请人： Jean Y. Yang ,  Arvind Halliyal ,  Amir H. Jafarpour ,  Tazrien Kamal ,  Mark T. Ramsbey ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

发明人： Jean Y. Yang ,  Arvind Halliyal ,  Amir H. Jafarpour ,  Tazrien Kamal ,  Mark T. Ramsbey ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

IPC分类号： H01L218247

CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11573

摘要： A method of manufacturing an integrated circuit includes providing a semiconductor substrate and depositing a charge-trapping dielectric layer and a gate dielectric layer over the semiconductor substrate. Bitlines are implanted closely in the semiconductor substrate and annealed using a rapid thermal anneal. Wordlines and gates are formed and source/drain junctions are implanted in the semiconductor substrate. An interlayer dielectric layer is deposited and the integrated circuit completed.

摘要翻译： 集成电路的制造方法包括提供半导体衬底，并在半导体衬底上沉积电荷俘获电介质层和栅介质层。 位线在半导体衬底中紧密地植入，并使用快速热退火退火。 形成字线和栅极，并且将源极/漏极结注入到半导体衬底中。 沉积层间电介质层并完成集成电路。