利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

77 条记录 (耗时 0.022 秒)

    Process for preventing deformation of patterned photoresist features
    2.
    发明授权
    Process for preventing deformation of patterned photoresist features 有权
    防止图案化光刻胶特征变形的方法

    公开(公告)号：US06589709B1

    公开(公告)日：2003-07-08

    申请号：US09819692

    申请日：2001-03-28

    申请人： Uzodinma Okoroanyanwu ,  Jeffrey A. Shields ,  Chih-Yuh Yang

    发明人： Uzodinma Okoroanyanwu ,  Jeffrey A. Shields ,  Chih-Yuh Yang

    IPC分类号： G03F700

    CPC分类号： H01L21/28123

    摘要： A process for preventing deformation of patterned photoresist features during integrated circuit fabrication is disclosed herein. The process includes stabilizing the patterned photoresist features by a flood electron beam before one or more etch processes. The stabilized patterned photoresist features resist pattern bending, breaking, collapsing, or deforming during a given etch process. The electron beam stabilization can be applied to the patterned photoresist features a plurality of times as desired.

    摘要翻译： 本文公开了在集成电路制造期间防止图案化光致抗蚀剂特征变形的方法。 该方法包括在一个或多个蚀刻工艺之前通过泛洪电子束稳定图案化的光致抗蚀剂特征。 稳定的图案化光刻胶特征在给定的蚀刻工艺期间抵抗图案弯曲，断裂，塌陷或变形。 电子束稳定可根据需要多次施加到图案化的光致抗蚀剂特征。

    CF4+H2O plasma ashing for reduction of contact/via resistance
    6.
    发明授权
    CF4+H2O plasma ashing for reduction of contact/via resistance 失效
    CF4 + H2O等离子体灰化还原接触/通孔电阻

    公开(公告)号：US06794298B2

    公开(公告)日：2004-09-21

    申请号：US09498336

    申请日：2000-02-04

    申请人： Jeffrey A. Shields ,  Lu You ,  Mohammad R. Rakhshandehroo

    发明人： Jeffrey A. Shields ,  Lu You ,  Mohammad R. Rakhshandehroo

    IPC分类号： H01L2120

    CPC分类号： H01L21/02063 ,  H01L21/31138 ,  H01L21/76802 ,  H01L21/76814

    摘要： The degradation of deposited low dielectric constant interlayer dielectrics and gap fill layers, such as HSQ layers, during formation of contacts/vias is significantly reduced or prevented by employing a plasma containing CF4+H2O to remove the photoresist mask and cleaning the contact/via opening after anisotropic etching. The CF4+H2O plasma also enables rapid photoresist stripping at a rate of about 10 to about 20 KÅ/min. Embodiments include photoresist stripping and cleaning the contact/via opening with a CF4+H2O plasma to prevent reduction of the number of Si—H bonds of an as-deposited HSQ layer below about 70%.

    摘要翻译： 通过使用含有CF 4 + H 2 O的等离子体去除光致抗蚀剂掩模并清洁接触/通孔，显着降低或防止沉积的低介电常数层间电介质和间隙填充层（例如HSQ层）在形成接触/通孔期间的劣化 各向异性蚀刻后。 CF4 + H2O等离子体还可以以约10至约20K埃/分钟的速率快速地进行光致抗蚀剂剥离。 实施方案包括光致抗蚀剂剥离和用CF 4 + H 2 O等离子体清洁接触/通孔开口，以防止沉积的HSQ层的Si-H键的数量降低到约70％以下。

    Dual width contact for charge gain reduction
    9.
    发明授权
    Dual width contact for charge gain reduction 失效
    双宽度接点用于减少电荷增益

    公开(公告)号：US06551923B1

    公开(公告)日：2003-04-22

    申请号：US09430845

    申请日：1999-11-01

    申请人： Jeffrey A. Shields ,  Bharath Rangarajan

    发明人： Jeffrey A. Shields ,  Bharath Rangarajan

    IPC分类号： H01L214763

    CPC分类号： H01L21/76816 ,  H01L21/76804 ,  H01L21/76829

    摘要： A method of forming a contact in an integrated circuit is disclosed herein. The method includes providing a first insulating layer over a semiconductor substrate including first and second gate structures, providing an etch stop layer over the first insulating layer, providing a second insulating layer over the etch stop layer, creating a first aperture in the second insulating layer between the first and second gate structures, creating a second aperture in the first insulating layer below the first aperture, and filling the first and second apertures with a conductive material to form the contact. The first aperture has a first aperture width and extends to the etch stop layer. The second aperture has a second aperture width which is less than the first aperture width.

    摘要翻译： 本文公开了在集成电路中形成接触的方法。 该方法包括在包括第一和第二栅极结构的半导体衬底之上提供第一绝缘层，在第一绝缘层上提供蚀刻停止层，在蚀刻停止层上方提供第二绝缘层，在第二绝缘层中形成第一孔 在第一和第二栅极结构之间，在第一孔下面的第一绝缘层中形成第二孔，并用导电材料填充第一和第二孔以形成接触。 第一孔具有第一孔径宽度并延伸到蚀刻停止层。 第二孔径具有小于第一孔径宽度的第二孔径宽度。

    Method for selective removal of ONO layer
    10.
    发明授权
    Method for selective removal of ONO layer 有权
    选择性去除ONO层的方法

    公开(公告)号：US06500768B1

    公开(公告)日：2002-12-31

    申请号：US09699531

    申请日：2000-10-30

    申请人： Jeffrey A. Shields ,  Jiahua Huang ,  Jean Yee-Mei Yang

    发明人： Jeffrey A. Shields ,  Jiahua Huang ,  Jean Yee-Mei Yang

    IPC分类号： H01L21302

    CPC分类号： H01L21/31116

    摘要： A process for fabricating a semiconductor device, the process includes providing a semiconductor substrate having an oxide-nitride-oxide layer thereon and a patterned resist layer overlying the oxide-nitride-oxide layer, wherein the oxide-nitride-oxide layer includes a first oxide layer, a nitride layer overlying the first oxide layer, and a second oxide layer overlying the nitride layer. The process further includes, performing an isotropic etch on the oxide-nitride-oxide layer to remove a portion of the oxide-nitride-oxide layer.

    摘要翻译： 一种制造半导体器件的方法，该方法包括提供其上具有氧化物 - 氮化物 - 氧化物层的半导体衬底和覆盖氧化物 - 氮化物 - 氧化物层的图案化抗蚀剂层，其中氧化物 - 氮化物 - 氧化物层包括第一氧化物 层，覆盖第一氧化物层的氮化物层和覆盖氮化物层的第二氧化物层。 该方法还包括：在氧化物 - 氮化物 - 氧化物层上进行各向同性蚀刻以去除氧化物 - 氮化物 - 氧化物层的一部分。