利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.021 秒)

    Distributed shared-memory packet switch
    1.
    发明授权
    Distributed shared-memory packet switch 失效
    分布式共享内存分组交换机

    公开(公告)号：US6160814A

    公开(公告)日：2000-12-12

    申请号：US85993

    申请日：1998-05-27

    申请人： Jing-Fei Ren ,  Randall J. Landry ,  Martin J. Izzard

    发明人： Jing-Fei Ren ,  Randall J. Landry ,  Martin J. Izzard

    IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04Q11/04 ,  H04L12/54

    CPC分类号： H04L12/5601 ,  H04L49/108 ,  H04L49/1553 ,  H04L49/1576 ,  H04L49/3081 ,  H04L2012/5672 ,  H04L2012/5681 ,  H04Q11/0478

    摘要： A packet switch (26) has N digital input ports (28) each of bandwidth B for receiving data cells including destination addresses for determining output ports, a shared input cache (32), N memory modules (36) of bandwidth N.times.B for buffering, a switch fabric (38), and N digital output ports (40). A digital multiplexer (30) receives each data cell from the input ports (28) and writes it to the shared input cache (32) together with a corresponding port queue number, queue position, and memory module number in response to its destination address so that (1) cells having the same queue number are cyclically assigned to different memory modules (36) and (2) cells having the same queue position are cyclically assigned to different memory modules (36). A digital demultiplexer (34) reads each data cell from the shared input cache (32) and writes it to one of the N memory modules (36) according to its assigned memory module number and queue position. Then the switch fabric (38) reads the data cells in each memory module (36) by queue position and writes each to a corresponding output port (40) matching the cell's queue number.

    摘要翻译： 分组交换机（26）具有N个数字输入端口（28），每个带宽B用于接收包括用于确定输出端口的目的地地址的数据单元，共享输入高速缓存（32），用于缓冲的带宽N×B的N个存储器模块（36） 交换结构（38）和N个数字输出端口（40）。 数字多路复用器（30）从输入端口（28）接收每个数据单元，并响应其目的地地址将其写入共享输入高速缓存（32）以及对应的端口队列号，队列位置和存储器模块号 具有相同队列号的（1）单元被循环地分配给不同的存储器模块（36），并且（2）具有相同队列位置的单元被循环地分配给不同的存储器模块（36）。 数字解复用器（34）从共享输入高速缓存（32）读取每个数据单元，并根据其分配的存储器模块编号和队列位置将其写入N个存储器模块（36）中的一个。 然后，交换结构（38）通过队列位置读取每个存储器模块（36）中的数据单元，并将它们写入与单元的队列号匹配的相应输出端口（40）。

    Phase detector and method
    2.
    发明授权
    Phase detector and method 失效
    相位检测器和方法

    公开(公告)号：US5506874A

    公开(公告)日：1996-04-09

    申请号：US146680

    申请日：1993-11-01

    申请人： Martin J. Izzard ,  David B. Scott

    发明人： Martin J. Izzard ,  David B. Scott

    IPC分类号： H03D13/00 ,  H03L7/085 ,  H03D1/00

    CPC分类号： H03L7/085 ,  H03D13/003

    摘要： A phase detector 10 is disclosed herein. A clock signal CLK (OR I), a marker signal MARK (or Q) and a data signal D are provided. The data signal may comprise a periodic clock signal. Sampler circuitry 50 receives the clock signal CLK, the marker signal MARK and the data signal D and generates a sampled clock signal and a sampled marker signal. Sign modifier circuitry 52 then receives the sampled clock signal and sampled marker signal and generates first and second command signals. Select circuitry 54 receiving these command signals selects a valid command signal based upon the data signal.

    摘要翻译： 本文公开了相位检测器10。 提供时钟信号CLK（OR I），标记信号MARK（或Q）和数据信号D。 数据信号可以包括周期性时钟信号。 采样器电路50接收时钟信号CLK，标记信号MARK和数据信号D，并产生采样时钟信号和采样标记信号。 然后，符号修改器电路52接收采样的时钟信号和采样的标记信号并产生第一和第二命令信号。 接收这些命令信号的选择电路54根据数据信号选择有效的命令信号。

    High speed comparator with a precise sampling instant
    3.
    发明授权
    High speed comparator with a precise sampling instant 失效
    高速比较器具有精确的采样瞬间

    公开(公告)号：US5498982A

    公开(公告)日：1996-03-12

    申请号：US374866

    申请日：1995-01-19

    申请人： Venugopal Gopinathan ,  Martin J. Izzard

    发明人： Venugopal Gopinathan ,  Martin J. Izzard

    IPC分类号： H03K3/2885 ,  H03K19/086

    CPC分类号： H03K3/2885

    摘要： A method and apparatus for reducing aperture uncertainty and kick-back noise in high speed comparators is disclosed. The disclosed method is used in a comparator for comparing a first signal (INP) and a second signal (INM) and having a track mode and a regenerative mode of operation. The steps of this method are as follows. A first input current representing the first signal is switched through a first output node (OUTP) during the track mode and a second input current representing the second signal is switched through a second output node (OUTM) during the track mode. During the regenerative mode, approximately half of the first input current is switched through the first output node (OUTP) and approximately half of the first input current is switched through the second output node (OUTM). Also during the regenerative mode, approximately half of the second input current is switched through the first output node and approximately half of the second input current is switched through the second output node.

    摘要翻译： 公开了一种用于降低高速比较器中的孔径不确定度和反冲噪声的方法和装置。 所公开的方法用于比较第一信号（INP）和第二信号（INM）并具有轨道模式和再生操作模式的比较器。 该方法的步骤如下。 表示第一信号的第一输入电流在轨道模式期间通过第一输出节点（OUTP）切换，并且在轨道模式期间通过第二输出节点（OUTM）切换表示第二信号的第二输入电流。 在再生模式期间，通过第一输出节点（OUTP）切换大约一半的第一输入电流，并且通过第二输出节点（OUTM）切换大约一半的第一输入电流。 而且在再生模式期间，第二输入电流的大约一半被切换通过第一输出节点，并且大约一半的第二输入电流被切换通过第二输出节点。

    Self test of an electronic device
    6.
    发明授权
    Self test of an electronic device 有权
    电子设备的自检

    公开(公告)号：US06397042B1

    公开(公告)日：2002-05-28

    申请号：US09260600

    申请日：1999-03-02

    申请人： Richard M. Prentice ,  Martin J. Izzard

    发明人： Richard M. Prentice ,  Martin J. Izzard

    IPC分类号： H04Q720

    CPC分类号： H04L1/243

    摘要： The present invention provides for improved loopback testing of an electronic communications device. The electronic communications device (50) includes a transmit serializer (16), a transmit output buffer (13), a first phase interpolator (52), a phase locked loop (42), a second phase interpolator (44), a receive deserializer (18), a receive input buffer (15), and phase adjust logic (46). The PLL (42) generates a timing signal in accordance with a reference clock signal (43). In one mode of operation, the transmit serializer (16) transmits data for output through the transmit output buffer (13) in accordance with the timing signal generated by the PLL (42). In another mode of operation, the phase interpolator (52) accepts as input the timing signal generated by the PLL (42). The phase interpolator (52) then generates an altered timing signal which the transmit serializer (16) uses to transmits data for output through the transmit output buffer (13) asynchronously from the timing signal of the receive deserializer (18).

    摘要翻译： 本发明提供了一种改进的电子通信设备的环回测试。 电子通信设备（50）包括发送串行器（16），发送输出缓冲器（13），第一相位内插器（52），锁相环路（42），第二相位内插器（44），接收解串器 （18），接收输入缓冲器（15）和相位调整逻辑（46）。 PLL（42）根据参考时钟信号（43）产生定时信号。 在一种操作模式中，发送串行器（16）根据由PLL（42）产生的定时信号，通过发送输出缓冲器（13）发送用于输出的数据。 在另一种操作模式中，相位插值器（52）接受由PLL（42）产生的定时信号作为输入。 相位插值器（52）然后产生改变的定时信号，发射串行器（16）使用它来发送数据，以便从接收解串器（18）的定时信号异步发送通过发送输出缓冲器（13）。

    Priority encoder circuit
    7.
    发明授权
    Priority encoder circuit 失效
    优先编码电路

    公开(公告)号：US06170032A

    公开(公告)日：2001-01-02

    申请号：US08990478

    申请日：1997-12-15

    申请人： Martin J. Izzard

    发明人： Martin J. Izzard

    IPC分类号： G06F1200

    CPC分类号： G06F7/74

    摘要： A priority encoder circuit (10, 60) is provided. The priority encoder circuit (10, 60) includes a plurality of inputs (38, 90) and outputs (40, 92). The number of inputs (38, 90) equals the number of outputs (40, 92), and each input (38, 90) corresponds to one output. Each input (38, 90) receives a signal that indicates whether the input (38, 90) has been selected. The priority encoder circuit (10, 60) also includes circuitry (50, 100) that generates a signal at the output (40, 92) corresponding to the input (38, 90) having the highest priority that receives the selection signal.

    摘要翻译： 提供优先编码器电路（10,60）。 优先编码器电路（10,60）包括多个输入（38,90）和输出（40,92）。 输入数（38,90）等于输出数（40,92），每个输入（38,90）对应于一个输出。 每个输入（38,90）接收一个指示输入（38,90）是否被选择的信号。 优先编码器电路（10,60）还包括电路（50,100），该电路在对应于具有接收选择信号的最高优先级的输入端（38,90）的输出端（40,92）产生信号。

    Adaptive ocular projection display
    9.
    发明授权
    Adaptive ocular projection display 失效
    自适应眼睛投影显示

    公开(公告)号：US6072443A

    公开(公告)日：2000-06-06

    申请号：US625478

    申请日：1996-03-29

    申请人： Gitty N. Nasserbakht ,  Martin J. Izzard

    发明人： Gitty N. Nasserbakht ,  Martin J. Izzard

    IPC分类号： G09G3/00 ,  G09G3/34 ,  G09G5/00

    CPC分类号： G09G3/003 ,  G09G3/002 ,  G09G2310/0235 ,  G09G3/34

    摘要： An ocular projection display (12) projects an image directly to the eye (26) of the user (10). The focus of the image may be varied to allow for different user profiles or to relieve the stress of maintaining a fixed focus over a prolonged period of time. Optionally, the ocular projection display (12) can include a location and distance sensor (46) for identifying the location of the user's eyes for proper aiming of the image to the eyes of the user and focus detection circuitry (54) to correct for the user's focusing abilities.

    摘要翻译： 眼睛投影显示器（12）将图像直接投射到用户（10）的眼睛（26）。 图像的焦点可以变化以允许不同的用户简档或者在更长的时间段内减轻维持固定焦点的压力。 可选地，眼睛投影显示器（12）可以包括位置和距离传感器（46），用于识别用户的眼睛的位置，以适当地瞄准用户的眼睛和焦点检测电路（54）来校正 用户的聚焦能力。

    First-order loop control configuration for a phase-rotator based clock synchronization circuit
    10.
    发明授权
    First-order loop control configuration for a phase-rotator based clock synchronization circuit 失效
    基于相位旋转器的时钟同步电路的一阶环路控制配置

    公开(公告)号：US5774510A

    公开(公告)日：1998-06-30

    申请号：US609304

    申请日：1996-03-01

    申请人： Martin J. Izzard

    发明人： Martin J. Izzard

    IPC分类号： H03L7/081 ,  H04L7/033 ,  H03D3/02

    CPC分类号： H03L7/0812 ,  H03L7/0814 ,  H04L7/033 ,  H04L7/0331

    摘要： An embodiment of the present invention is electronic circuitry for producing an I-phase quadrant pointer (FI) and a Q-phase quadrant pointer (FQ) by sampling a feed clock (IC) and a quadrature feed clock (QC), the circuitry comprises: a first quadrant detector (406, FIG. 5) for producing the Q-phase quadrant pointer in response to receipt of the feed clock and input data; a second quadrant detector (408, FIG. 5) for producing the I-phase quadrant pointer in response to receipt of the feed clock and the input data; and wherein the I-phase quadrant pointer and the Q-phase quadrant pointer can be utilized to determine the phase quadrant of the input data.

    摘要翻译： 本发明的实施例是通过对馈送时钟（IC）和正交馈送时钟（QC）进行采样来产生I相象限指针（FI）和Q相象限指针（FQ）的电子电路，该电路包括 ：用于响应于馈送时钟和输入数据的接收而产生Q相象限指针的第一象限检测器（406，图5） 用于响应于馈送时钟和输入数据的接收而产生I相象限指针的第二象限检测器（408，图5）; 并且其中I相象限指针和Q相象限指针可用于确定输入数据的相位象限。