公开(公告)号：US20100230741A1

公开(公告)日：2010-09-16

申请号：US12711033

申请日：2010-02-23

申请人： Jongwan Choi ,  Eunkee Hong ,  Bo-Young Lee ,  Tae-Jong Han ,  Juseon Goo ,  Kyungmun Byun

发明人： Jongwan Choi ,  Eunkee Hong ,  Bo-Young Lee ,  Tae-Jong Han ,  Juseon Goo ,  Kyungmun Byun

IPC分类号： H01L29/792 ,  H01L29/06

CPC分类号： H01L29/7881 ,  H01L21/76229 ,  H01L21/764 ,  H01L27/11521 ,  H01L27/11531 ,  H01L27/11568 ,  H01L29/0649

摘要： A tunnel insulating layer and a charge storage layer are sequentially stacked on a substrate. A recess region penetrates the charge storage layer, the tunnel insulating layer and a portion of the substrate. The recess region is defined by a bottom surface and a side surface extending from the bottom surface. A first dielectric pattern includes a bottom portion covering the bottom surface and inner walls extending from the bottom portion and covering a portion of the side surface of the recess region. A second dielectric pattern is in the recess region between the inner walls of the first dielectric pattern, and the second dielectric pattern enclosing an air gap. The air gap that is enclosed by the second dielectric pattern may extend through a major portion of the second dielectric pattern in a direction away from the bottom surface of the recess region.

摘要翻译： 隧道绝缘层和电荷存储层依次层叠在基板上。 凹陷区域穿透电荷存储层，隧道绝缘层和基底的一部分。 凹陷区域由底表面和从底表面延伸的侧表面限定。 第一电介质图案包括覆盖底面的底部和从底部延伸并覆盖凹部区域的侧表面的一部分的内壁。 第二电介质图案位于第一电介质图案的内壁之间的凹陷区域中，并且第二电介质图案包围气隙。 由第二电介质图案包围的空气间隙可以沿着远离凹部区域的底表面的方向延伸穿过第二电介质图案的主要部分。

公开(公告)号：US09780113B2

公开(公告)日：2017-10-03

申请号：US14963803

申请日：2015-12-09

申请人： Jiwoon Im ,  Kwangchul Park ,  Jiyoun Seo ,  Jongmyeong Lee ,  Kyung-Tae Jang ,  Byungho Chun ,  Won-Seok Jung ,  Jongwan Choi ,  Tae-Jong Han

发明人： Jiwoon Im ,  Kwangchul Park ,  Jiyoun Seo ,  Jongmyeong Lee ,  Kyung-Tae Jang ,  Byungho Chun ,  Won-Seok Jung ,  Jongwan Choi ,  Tae-Jong Han

IPC分类号： H01L21/336 ,  H01L27/11582 ,  H01L27/1157 ,  H01L27/11575 ,  H01L21/768

CPC分类号： H01L27/11582 ,  H01L21/76837 ,  H01L27/1157 ,  H01L27/11575

摘要： A method for fabricating a semiconductor device includes forming a stacked structure on a substrate, forming a first interlayer dielectric covering the stacked structure, and forming a second interlayer dielectric covering the first interlayer dielectric. The stacked structure includes a stepwise shape. The first interlayer dielectric includes at least one step portion having a slope surface connecting a first top surface to a second top surface. The first top surface and the sloped surface define a first angle that is an obtuse angle. A level of the second top surface is higher than a level of the first top surface.

公开(公告)号：US20130056817A1

公开(公告)日：2013-03-07

申请号：US13592822

申请日：2012-08-23

申请人： Daewoong Kim ,  Junkyu Yang ,  HongSuk Kim ,  Tae-Jong Han

发明人： Daewoong Kim ,  Junkyu Yang ,  HongSuk Kim ,  Tae-Jong Han

IPC分类号： H01L27/105

CPC分类号： H01L27/11521 ,  H01L21/764

摘要： Provided are semiconductor devices and methods of forming the same. A device isolation structure in the semiconductor device includes a gap region. A dielectric constant of a vacuum or an air in the gap region is smaller than a dielectric constant of an oxide layer and, as a result coupling and attendant interference between adjacent cells may be reduced.

公开(公告)号：US09343475B2

公开(公告)日：2016-05-17

申请号：US14155842

申请日：2014-01-15

申请人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

发明人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

IPC分类号： H01L21/336 ,  H01L27/115 ,  H01L21/28

CPC分类号： H01L27/11582 ,  H01L21/28282 ,  H01L27/1157

摘要： In a method of a vertical memory device, insulation layers and sacrificial layers are alternately and repeatedly formed on a substrate. A hole is formed through the insulation layers and the sacrificial layers that expose a top surface of the substrate. Then, an interior portion of the hole may be enlarged. A semiconductor pattern is formed to partially fill the enlarged portion of the hole. A blocking layer, a charge storage layer and a tunnel insulation layer may be formed on a sidewall of the hole and the semiconductor pattern. Then, the tunnel insulation layer, the charge storage layer and the blocking layer are partially removed to expose a top surface of the semiconductor pattern. A channel is formed on the exposed top surface of the semiconductor pattern and the tunnel insulation layer. The sacrificial layers are replaced with gate electrodes.

摘要翻译： 在垂直存储器件的方法中，绝缘层和牺牲层在衬底上交替且重复地形成。 通过绝缘层和暴露衬底顶表面的牺牲层形成一个孔。 然后，可以扩大孔的内部。 半导体图案形成为部分地填充孔的扩大部分。 可以在孔和半导体图案的侧壁上形成阻挡层，电荷存储层和隧道绝缘层。 然后，部分去除隧道绝缘层，电荷存储层和阻挡层，以露出半导体图案的顶表面。 在半导体图案的暴露的顶表面和隧道绝缘层上形成沟道。 牺牲层被栅电极代替。

公开(公告)号：US20150200203A1

公开(公告)日：2015-07-16

申请号：US14155842

申请日：2014-01-15

申请人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

发明人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

IPC分类号： H01L27/115 ,  H01L29/66 ,  H01L29/788 ,  H01L21/28

CPC分类号： H01L27/11582 ,  H01L21/28282 ,  H01L27/1157

摘要： In a method of a vertical memory device, insulation layers and sacrificial layers are alternately and repeatedly formed on a substrate. A hole is formed through the insulation layers and the sacrificial layers that expose a top surface of the substrate. Then, an interior portion of the hole may be enlarged. A semiconductor pattern is formed to partially fill the enlarged portion of the hole. A blocking layer, a charge storage layer and a tunnel insulation layer may be formed on a sidewall of the hole and the semiconductor pattern. Then, the tunnel insulation layer, the charge storage layer and the blocking layer are partially removed to expose a top surface of the semiconductor pattern. A channel is formed on the exposed top surface of the semiconductor pattern and the tunnel insulation layer. The sacrificial layers are replaced with gate electrodes.

摘要翻译： 在垂直存储器件的方法中，绝缘层和牺牲层在衬底上交替且重复地形成。 通过绝缘层和暴露衬底顶表面的牺牲层形成一个孔。 然后，可以扩大孔的内部。 半导体图案形成为部分地填充孔的扩大部分。 可以在孔和半导体图案的侧壁上形成阻挡层，电荷存储层和隧道绝缘层。 然后，部分去除隧道绝缘层，电荷存储层和阻挡层，以露出半导体图案的顶表面。 在半导体图案的暴露的顶表面和隧道绝缘层上形成沟道。 牺牲层被栅电极代替。

公开(公告)号：US08809937B2

公开(公告)日：2014-08-19

申请号：US13592822

申请日：2012-08-23

申请人： Daewoong Kim ,  Junkyu Yang ,  HongSuk Kim ,  Tae-Jong Han

发明人： Daewoong Kim ,  Junkyu Yang ,  HongSuk Kim ,  Tae-Jong Han

IPC分类号： H01L29/788

CPC分类号： H01L27/11521 ,  H01L21/764

摘要： Provided are semiconductor devices and methods of forming the same. A device isolation structure in the semiconductor device includes a gap region. A dielectric constant of a vacuum or an air in the gap region is smaller than a dielectric constant of an oxide layer and, as a result coupling and attendant interference between adjacent cells may be reduced.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件中的器件隔离结构包括间隙区域。 间隙区域中的真空或空气的介电常数小于氧化物层的介电常数，结果可能减少相邻电池之间的耦合和伴随的干扰。

公开(公告)号：US08440531B2

公开(公告)日：2013-05-14

申请号：US13448582

申请日：2012-04-17

申请人： Tae-Jong Han ,  Daewoong Kim ,  Kyung-Tae Jang ,  Bongcheol Kim ,  Ohchel Kwon

发明人： Tae-Jong Han ,  Daewoong Kim ,  Kyung-Tae Jang ,  Bongcheol Kim ,  Ohchel Kwon

IPC分类号： H01L21/336

CPC分类号： H01L27/11582 ,  H01L29/7926

摘要： Methods of forming vertical nonvolatile memory devices utilize carbon-blocking sacrificial capping layers to increase device yield by reducing the likelihood that one or more vertically-stacked layers of materials will lift-off during fabrication. These capping layers may be provided to cover carbon-containing sacrificial layers that are highly polymerized.

摘要翻译： 形成垂直非易失性存储器件的方法利用碳阻挡牺牲覆盖层来降低在制造期间一个或多个垂直堆叠的材料层将剥离的可能性。 可以提供这些封盖层以覆盖高度聚合的含碳牺牲层。

公开(公告)号：US20120276719A1

公开(公告)日：2012-11-01

申请号：US13448582

申请日：2012-04-17

申请人： Tae-Jong Han ,  Daewoong Kim ,  Kyung-Tae Jang ,  Bongcheol Kim ,  Ohchel Kwon

发明人： Tae-Jong Han ,  Daewoong Kim ,  Kyung-Tae Jang ,  Bongcheol Kim ,  Ohchel Kwon

IPC分类号： H01L21/20 ,  H01L21/302

CPC分类号： H01L27/11582 ,  H01L29/7926

摘要： Methods of forming vertical nonvolatile memory devices utilize carbon-blocking sacrificial capping layers to increase device yield by reducing the likelihood that one or more vertically-stacked layers of materials will lift-off during fabrication. These capping layers may be provided to cover carbon-containing sacrificial layers that are highly polymerized.

摘要翻译： 形成垂直非易失性存储器件的方法利用碳阻挡牺牲覆盖层来降低在制造期间一个或多个垂直堆叠的材料层将剥离的可能性。 可以提供这些封盖层以覆盖高度聚合的含碳牺牲层。

公开(公告)号：US20100072569A1

公开(公告)日：2010-03-25

申请号：US12586686

申请日：2009-09-25

申请人： Tae-Jong Han ,  Mun-Jun Kim ,  Deok-Young Jung ,  Eun-Kyung Baek ,  Ju-Seon Goo

发明人： Tae-Jong Han ,  Mun-Jun Kim ,  Deok-Young Jung ,  Eun-Kyung Baek ,  Ju-Seon Goo

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76229

摘要： In a method of forming an isolation layer, a plurality of trenches is formed on a substrate. A liner is formed on inner walls of the trenches. The liner is thermally oxidized to fill up some of the trenches. The other trenches are filled up with an insulation material. As a result, the isolation layer is free of voids.

摘要翻译： 在形成隔离层的方法中，在基板上形成多个沟槽。 衬套形成在沟槽的内壁上。 衬里被热氧化以填充一些沟槽。 其他沟槽用绝缘材料填充。 结果，隔离层没有空隙。