公开(公告)号：US20140297902A1

公开(公告)日：2014-10-02

申请号：US13997237

申请日：2011-12-21

申请人： Nausheen Ansari ,  Todd M. Witter

发明人： Nausheen Ansari ,  Todd M. Witter

IPC分类号： G09G5/00 ,  G06F3/14

CPC分类号： G06F3/1423 ,  G06F3/03 ,  G06F13/385 ,  G09G5/00 ,  G09G5/006 ,  G09G5/363 ,  G09G2354/00 ,  G09G2370/10 ,  G09G2370/20 ,  H04L29/06 ,  H04L47/10 ,  H04L47/30 ,  H04N17/04

摘要： Techniques for rate governing of a display data stream are described. In one embodiment, for example, an apparatus may comprise a processor circuit and a graphics management module comprising a differential analyzer. In some embodiments, the graphics management module may be operative on the processor circuit to determine a target display data transmission rate for one or more displays, determine, by the differential analyzer, an actual display data transmission rate for one or more display data packets based on the target display data transmission rate, transmit the one or more display data packets based on the actual display data transmission rate, and accumulate a difference between the actual display data transmission rate and the target display data transmission rate for the one or more display data packets. Other embodiments are described and claimed.

摘要翻译： 描述了显示数据流的速率控制技术。 在一个实施例中，例如，装置可以包括处理器电路和包括差分分析器的图形管理模块。 在一些实施例中，图形管理模块可以在处理器电路上操作以确定一个或多个显示器的目标显示数据传输速率，由差分分析器确定基于一个或多个显示数据分组的实际显示数据传输速率 根据目标显示数据传输速率，基于实际的显示数据传输速率发送一个或多个显示数据分组，并且累积一个或多个显示数据的实际显示数据传输速率与目标显示数据传输速率之间的差异 数据包 描述和要求保护其他实施例。

公开(公告)号：US09304731B2

公开(公告)日：2016-04-05

申请号：US13997237

申请日：2011-12-21

申请人： Nausheen Ansari ,  Todd M. Witter

发明人： Nausheen Ansari ,  Todd M. Witter

IPC分类号： G06F3/00 ,  G06F3/14 ,  G09G5/00 ,  G06F3/03 ,  H04L29/06 ,  H04N17/04 ,  H04L12/801 ,  G06F13/38 ,  H04L12/835 ,  G09G5/36

CPC分类号： G06F3/1423 ,  G06F3/03 ,  G06F13/385 ,  G09G5/00 ,  G09G5/006 ,  G09G5/363 ,  G09G2354/00 ,  G09G2370/10 ,  G09G2370/20 ,  H04L29/06 ,  H04L47/10 ,  H04L47/30 ,  H04N17/04

摘要： Techniques for rate governing of a display data stream are described. In one embodiment, for example, an apparatus may comprise a processor circuit and a graphics management module comprising a differential analyzer. In some embodiments, the graphics management module may be operative on the processor circuit to determine a target display data transmission rate for one or more displays, determine, by the differential analyzer, an actual display data transmission rate for one or more display data packets based on the target display data transmission rate, transmit the one or more display data packets based on the actual display data transmission rate, and accumulate a difference between the actual display data transmission rate and the target display data transmission rate for the one or more display data packets. Other embodiments are described and claimed.

摘要翻译： 描述了显示数据流的速率控制技术。 在一个实施例中，例如，装置可以包括处理器电路和包括差分分析器的图形管理模块。 在一些实施例中，图形管理模块可以在处理器电路上操作以确定一个或多个显示器的目标显示数据传输速率，由差分分析器确定基于一个或多个显示数据分组的实际显示数据传输速率 根据目标显示数据传输速率，基于实际的显示数据传输速率发送一个或多个显示数据分组，并且累积一个或多个显示数据的实际显示数据传输速率与目标显示数据传输速率之间的差异 数据包 描述和要求保护其他实施例。

公开(公告)号：US08643658B2

公开(公告)日：2014-02-04

申请号：US12655389

申请日：2009-12-30

申请人： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

发明人： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

IPC分类号： G06T1/00

CPC分类号： G09G5/395

摘要： Techniques are described that can used to synchronize the start of frames from multiple sources so that when a display is to output a frame to a next source, boundaries of current and next source are aligned. Techniques attempt to avoid visible glitches when switching from displaying a frame from a first source to displaying frames from a second source even though alignment is achieved by switching if frames that are to be displayed from the second source are similar to those displayed from the first source.

摘要翻译： 描述了可以用于同步来自多个源的帧的开始的技术，使得当显示器将帧输出到下一个源时，当前和下一个源的边界对齐。 即使从第二个源显示的帧与第二个源显示的帧类似，即使通过切换来实现对准，技术尝试避免从显示帧从第一个源切换到显示来自第二个源的帧时的可见毛刺 。

公开(公告)号：US20110157202A1

公开(公告)日：2011-06-30

申请号：US12655389

申请日：2009-12-30

申请人： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

发明人： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

IPC分类号： G09G5/36

CPC分类号： G09G5/395

摘要： Techniques are described that can used to synchronize the start of frames from multiple sources so that when a display is to output a frame to a next source, boundaries of current and next source are aligned. Techniques attempt to avoid visible glitches when switching from displaying a frame from a first source to displaying frames from a second source even though alignment is achieved by switching if frames that are to be displayed from the second source are similar to those displayed from the first source.

摘要翻译： 描述了可以用于同步来自多个源的帧的开始的技术，使得当显示器将帧输出到下一个源时，当前和下一个源的边界对齐。 即使从第二个源显示的帧与第二个源显示的帧类似，即使通过切换来实现对准，技术尝试避免从显示帧从第一个源切换到显示来自第二个源的帧时的可见毛刺 。

公开(公告)号：US20080030615A1

公开(公告)日：2008-02-07

申请号：US11367753

申请日：2006-03-03

申请人： Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi ,  Kouhei Kinoshita ,  Hirofumi Kato ,  Yasuhiro Yamashita ,  Atsuo Okazaki

发明人： Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi ,  Kouhei Kinoshita ,  Hirofumi Kato ,  Yasuhiro Yamashita ,  Atsuo Okazaki

IPC分类号： H04N7/01 ,  G09G3/36 ,  G09G5/00

CPC分类号： G09G3/2092 ,  G09G5/008 ,  G09G2310/0224 ,  G09G2310/0229 ,  H04N5/04 ,  H04N5/144 ,  H04N7/012

摘要： Techniques to switch between video display modes are described. An apparatus may include a graphics device to generate first synchronized timing signals with a first phase differential to indicate a first display mode for first display data, and to generate second synchronized timing signals with a second phase differential to indicate a second display mode for second display data. Other embodiments are described and claimed.

摘要翻译： 描述了在视频显示模式之间切换的技术。 装置可以包括图形装置，以产生具有第一相位差的第一同步定时信号，以指示第一显示数据的第一显示模式，以及产生具有第二相位差的第二同步定时信号，以指示用于第二显示的第二显示模式 数据。 描述和要求保护其他实施例。

公开(公告)号：US07120774B2

公开(公告)日：2006-10-10

申请号：US10672328

申请日：2003-09-26

申请人： Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

发明人： Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

IPC分类号： G06F12/00

CPC分类号： G06F3/14

摘要： A method and apparatus for managing overlay data requests are disclosed. One embodiment of an apparatus includes a request unit and a timer. A request is made by a graphics controller to the request unit for a line of overlay data. The request unit divides the request from the graphics controller into a series of smaller requests. The smaller requests are issued to a memory controller. Delays are inserted between each of the smaller requests in order to allow other system resources to more easily gain access to memory.

摘要翻译： 公开了一种用于管理覆盖数据请求的方法和装置。 装置的一个实施例包括请求单元和定时器。 图形控制器向请求单元请求一行覆盖数据。 请求单元将请求从图形控制器分成一系列较小的请求。 向内存控制器发出较小的请求。 在每个较小的请求之间插入延迟，以便允许其他系统资源更容易地访问内存。

公开(公告)号：US20120079295A1

公开(公告)日：2012-03-29

申请号：US12890217

申请日：2010-09-24

申请人： George R. Hayek ,  Todd M. Witter ,  Seh W. Kwa ,  Maximino Vasquez

发明人： George R. Hayek ,  Todd M. Witter ,  Seh W. Kwa ,  Maximino Vasquez

IPC分类号： G06F1/32

CPC分类号： G06F1/3265 ,  G06F1/266 ,  G06F1/3218 ,  G06F1/3287 ,  G06F1/3293 ,  G06F3/0659 ,  G09G5/006 ,  G09G5/395 ,  G09G2330/021 ,  G09G2360/18 ,  G09G2370/04 ,  G09G2370/10 ,  G09G2370/14 ,  Y02D10/153 ,  Y02D10/171 ,  Y02D50/20

摘要： Techniques are described to transmit commands to a display device. The commands can be transmitted in header byte fields of secondary data packets. The commands can be used to cause a target device to capture a frame, enter or exit self refresh mode, or reduce power use of a connection. In addition, a request to exit main link standby mode can cause the target enter training mode without explicit command to exit main link standby mode.

摘要翻译： 描述技术来将命令传送到显示设备。 这些命令可以在辅助数据包的头字节字段中传输。 这些命令可用于使目标设备捕获帧，进入或退出自刷新模式或减少连接的电力使用。 此外，退出主链路待机模式的请求可能导致目标进入训练模式而不显式命令退出主链路待机模式。

公开(公告)号：US08072443B2

公开(公告)日：2011-12-06

申请号：US11171590

申请日：2005-06-29

申请人： Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi

发明人： Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi

IPC分类号： G06F3/038 ,  H04N7/01

CPC分类号： G06F3/14 ,  G09G5/18 ,  G09G2310/0224 ,  G09G2320/02 ,  G09G2330/021 ,  G09G2340/0421 ,  H04N7/012

摘要： A system, apparatus, method and article to switch between video display modes are described. The apparatus may include a graphics device to switch between a progressive mode and an interlaced mode to display media information using a single pixel clock frequency for both modes. Other embodiments are described and claimed.

摘要翻译： 描述在视频显示模式之间切换的系统，装置，方法和物品。 该装置可以包括用于在逐行模式和隔行扫描模式之间切换的图形装置，以针对两种模式使用单个像素时钟频率来显示媒体信息。 描述和要求保护其他实施例。

公开(公告)号：US06449702B1

公开(公告)日：2002-09-10

申请号：US09475732

申请日：1999-12-30

申请人： Todd M. Witter ,  Aditya Sreenivas ,  Sam Jensen

发明人： Todd M. Witter ,  Aditya Sreenivas ,  Sam Jensen

IPC分类号： G06F1216

CPC分类号： G06F13/1642

摘要： An embodiment of a system logic device for improving memory bandwidth utilization in a computer system with an isochronous data stream includes a FIFO for the isochronous data stream. The FIFO includes two watermarks. When the data level of the FIFO falls below a first watermark level, a low priority request is issued to a memory controller. If the data level of the FIFO falls below a second watermark level, a high priority memory request is issued to the memory controller. The low priority memory request is assigned the lowest priority level by the memory controller. The high priority request is assigned the highest priority level by the memory controller. The low priority request allows the isochronous data stream to retrieve small amounts of data from memory without negatively impacting overall system performance while the high priority request allows the isochronous data stream to retrieve larger amounts of data from memory within a fixed time in order to ensure that the FIFO never completely drains.

摘要翻译： 用于提高具有同步数据流的计算机系统中的存储器带宽利用率的系统逻辑设备的实施例包括用于同步数据流的FIFO。 FIFO包括两个水印。 当FIFO的数据电平低于第一水印级别时，向存储器控制器发出低优先级请求。 如果FIFO的数据级别低于第二水印级别，则向存储器控制器发出高优先级的存储器请求。 低优先级存储器请求由存储器控制器分配给最低优先级。 高优先级请求由内存控制器分配最高优先级。 低优先级请求允许等时数据流从存储器检索少量数据，而不会不利地影响整个系统性能，而高优先级请求允许等时数据流在固定时间内从存储器检索更大量的数据，以确保 FIFO从来没有完全排水。

公开(公告)号：US08959266B1

公开(公告)日：2015-02-17

申请号：US13957843

申请日：2013-08-02

申请人： Nadav Bonen ,  Todd M. Witter ,  Eran Shifer ,  Tomer Levy ,  Zvika Greenfield ,  Anant V. Nori

发明人： Nadav Bonen ,  Todd M. Witter ,  Eran Shifer ,  Tomer Levy ,  Zvika Greenfield ,  Anant V. Nori

IPC分类号： G06F3/06 ,  G06F3/14 ,  G06F5/00

CPC分类号： G06F3/0653 ,  G06F3/0611 ,  G06F3/0671 ,  G06F13/1605 ,  G06F13/1673 ,  G09G5/001 ,  G09G5/003 ,  G09G5/363

摘要： A dynamic priority controller monitors a level of data in a display engine buffer and compares the level of data in the display engine buffer to a plurality of thresholds including a first threshold and a second threshold. When the level of data in the display engine buffer is less than or equal to the first threshold, the dynamic priority controller increases a priority for processing display engine data in a communication channel. When the level of data in the display engine buffer is greater than or equal to the second threshold, the dynamic priority controller decreases the priority for processing the display engine data in the communication channel.

摘要翻译： 动态优先级控制器监视显示引擎缓冲器中的数据级别，并将显示引擎缓冲器中的数据级别与包括第一阈值和第二阈值的多个阈值进行比较。 当显示引擎缓冲器中的数据级别小于或等于第一阈值时，动态优先级控制器增加在通信信道中处理显示引擎数据的优先级。 当显示引擎缓冲器中的数据级别大于或等于第二阈值时，动态优先级控制器降低处理通信信道中的显示引擎数据的优先级。