利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.023 秒)

    E-fuses for storing security version data
    1.
    发明申请
    E-fuses for storing security version data 失效
    用于存储安全版本数据的电子保险丝

    公开(公告)号：US20060015754A1

    公开(公告)日：2006-01-19

    申请号：US10892431

    申请日：2004-07-15

    申请人： Robert Drehmel ,  William Hall ,  Russell Hoover

    发明人： Robert Drehmel ,  William Hall ,  Russell Hoover

    IPC分类号： G06F12/14 ,  H04L9/32 ,  G06F11/30

    CPC分类号： G06F21/72 ,  G06F21/75 ,  G11C17/16 ,  H04L9/3236

    摘要： Methods and devices that may be utilized in systems to dynamically update a security version parameter used to encrypt secure data are provided. The version may be maintained in persistent storage located on a device implementing the encryption, such as a system on a chip (SOC). The persistent storage does not require battery backing and, thus, the cost and complexity associated with conventional systems utilizing battery backed storage may be reduced.

    摘要翻译： 提供了可用于系统动态更新用于加密安全数据的安全版本参数的方法和设备。 该版本可以被维护在位于实现加密的设备上的持久存储器中，诸如片上系统（SOC）。 永久存储器不需要电池背衬，因此，与使用电池支持的存储器的常规系统相关联的成本和复杂度可能会降低。

    Internal RAM for integrity check values
    2.
    发明申请
    Internal RAM for integrity check values 审中-公开
    内部RAM用于完整性检查值

    公开(公告)号：US20060015753A1

    公开(公告)日：2006-01-19

    申请号：US10892430

    申请日：2004-07-15

    申请人： Robert Drehmel ,  William Hall ,  Russell Hoover

    发明人： Robert Drehmel ,  William Hall ,  Russell Hoover

    IPC分类号： G06F12/14 ,  H04L9/32 ,  G06F11/30

    CPC分类号： G06F21/72 ,  H04L9/32

    摘要： Methods and apparatus that may be utilized to reduce the amount of data related to encryption (hereinafter security metadata) that is accessible external to a device implementing the encryption, such as a system on a chip (SOC), are provided. The security metadata may be stored internal, for example in a secure random access memory (RAM) internal to the device, that is not accessible via external pins.

    摘要翻译： 提供了可以用于减少与实现加密的设备外部可访问的加密有关的数据量（以下称为安全元数据）的方法和装置，例如芯片上的系统（SOC）。 安全元数据可以存储在内部，例如在设备内部的安全随机存取存储器（RAM）中，不能通过外部引脚访问。

    Low-latency data decryption interface
    3.
    发明申请
    Low-latency data decryption interface 有权
    低延迟数据解密界面

    公开(公告)号：US20060047953A1

    公开(公告)日：2006-03-02

    申请号：US10932727

    申请日：2004-09-02

    申请人： Bruce Beukema ,  Robert Drehmel ,  William Hall ,  Jamie Kuesel ,  Gilad Pivonia ,  Robert Shearer

    发明人： Bruce Beukema ,  Robert Drehmel ,  William Hall ,  Jamie Kuesel ,  Gilad Pivonia ,  Robert Shearer

    IPC分类号： H04L9/00

    CPC分类号： G06F21/72 ,  H04L9/06 ,  H04L63/123 ,  H04L2209/125

    摘要： Methods and apparatus for reducing the impact of latency associated with decrypting encrypted data are provided. Rather than wait until an entire packet of encrypted data is validated (e.g., by checking for data transfer errors), the encrypted data may be pipelined to a decryption engine as it is received, thus allowing decryption to begin prior to validation. In some cases, the decryption engine may be notified of data transfer errors detected during the validation process, in order to prevent reporting false security violations.

    摘要翻译： 提供了减少与解密加密数据相关的延迟的影响的方法和装置。 而不是等到整个加密数据包被验证（例如，通过检查数据传输错误），加密的数据可以在被接收时被流水线化到解密引擎，从而允许在验证之前开始解密。 在一些情况下，可以向解密引擎通知在验证过程期间检测到的数据传输错误，以防止报告错误的安全违规。

    Pipeline bit handling circuit and method for a bus bridge
    5.
    发明申请
    Pipeline bit handling circuit and method for a bus bridge 失效
    一种总线桥管道位处理电路及方法

    公开(公告)号：US20060190667A1

    公开(公告)日：2006-08-24

    申请号：US11064744

    申请日：2005-02-24

    申请人： Robert Drehmel ,  Clarence Ogilvie ,  Charles Woodruff

    发明人： Robert Drehmel ,  Clarence Ogilvie ,  Charles Woodruff

    IPC分类号： G06F13/36

    CPC分类号： G06F13/4027 ,  G06F12/0831

    摘要： A circuit and method to provide pipeline bit handling across a bus bridge between two different buses. In a preferred embodiment, the pipeline bit handling circuit provides rule enforcement for a P-bit address modifier across a bus bridge between two different buses with different rules for the P-bit address modifier. In a bus domain where pipeline transactions are allowed if the P-Bit is asserted and are not allowed if the P-Bit is not asserted, embodiments herein allow a master bus device to ensure that all bus devices will see a P=0 command with a defined minimum spacing to any other P=0 command. The required separation for P=0 commands is maintained within the bus bridge. In the preferred embodiments, the separation between P=0 commands is maintained by immediately retrying P=0 commands rather than spacing snoop requests.

    摘要翻译： 一种用于在两条不同总线之间的总线桥上提供流水线位处理的电路和方法。 在优选实施例中，流水线位处理电路为P位地址修改器具有不同规则的两个不同总线之间的总线桥上的P位地址修改器提供规则强制。 在一个总线域中，如果P位被断言，允许流水线事务被允许，并且如果P位不被置位则不允许流水线事务，这里的实施例允许主总线设备确保所有总线设备将看到P = 0命令， 与任何其他P = 0命令的定义的最小间距。 在总线桥内保持P = 0命令所需的间隔。 在优选实施例中，通过立即重试P = 0命令而不是间隔窥探请求来保持P = 0命令之间的间隔。