公开(公告)号：US09202878B2

公开(公告)日：2015-12-01

申请号：US13713415

申请日：2012-12-13

Applicant: Samsung Electronics Co., Ltd.

Inventor： Young-jo Tak ,  Jae-kyun Kim ,  Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

IPC: H01L29/15 ,  H01L31/0256 ,  H01L29/267 ,  H01L29/20 ,  H01L21/02 ,  H01L29/16 ,  H01L33/12 ,  H01L33/00

CPC classification number: H01L29/267 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/0254 ,  H01L29/16 ,  H01L29/2003 ,  H01L33/007 ,  H01L33/12

Abstract: A gallium nitride based semiconductor device includes a silicon-based layer doped simultaneously with boron (B) and germanium (Ge) at a relatively high concentration, a buffer layer on the silicon-based layer, and a nitride stack on the buffer layer. A doping concentration of boron (B) and germanium (Ge) may be higher than 1×1019/cm3.

Abstract translation: 氮化镓基半导体器件包括以相对高的浓度与硼（B）和锗（Ge）同时掺杂的硅基层，硅基层上的缓冲层和缓冲层上的氮化物叠层。 硼（B）和锗（Ge）的掺杂浓度可高于1×1019 / cm3。

公开(公告)号：US09190270B2

公开(公告)日：2015-11-17

申请号：US14294823

申请日：2014-06-03

Applicant: Samsung Electronics Co., Ltd.

Inventor： Young-jo Tak ,  Jae-kyun Kim ,  Joo-sung Kim ,  Jun-youn Kim ,  Young-soo Park ,  Eun-ha Lee

IPC: H01L21/02 ,  H01L33/00 ,  H01L33/12 ,  H01L33/32 ,  H01S5/00 ,  H01S5/02 ,  H01S5/343

CPC classification number: H01L21/0254 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L33/007 ,  H01L33/12 ,  H01L33/325 ,  H01S5/0014 ,  H01S5/021 ,  H01S5/34333

Abstract: Provided are a low-defect semiconductor device and a method of manufacturing the same. The method includes forming a buffer layer on a silicon substrate, forming an interface control layer on the buffer layer under a first growth condition, and forming a nitride stack on the interface control layer under a second growth condition different from the first growth condition.

Abstract translation: 提供了一种低缺陷半导体器件及其制造方法。 该方法包括在硅衬底上形成缓冲层，在第一生长条件下在缓冲层上形成界面控制层，并在不同于第一生长条件的第二生长条件下，在界面控制层上形成氮化层。

公开(公告)号：US08946773B2

公开(公告)日：2015-02-03

申请号：US13835704

申请日：2013-03-15

Applicant: Samsung Electronics Co., Ltd.

Inventor： Young-jo Tak ,  Jae-kyun Kim ,  Joo-sung Kim ,  Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

IPC: H01L29/267 ,  H01L21/02 ,  H01L29/20

CPC classification number: H01L29/267 ,  G11C11/161 ,  H01L21/02104 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003

Abstract: A semiconductor buffer structure may include a silicon substrate and a buffer layer that is formed on the silicon substrate. The buffer layer may include a first layer, a second layer formed on the first layer, and a third layer formed on the second layer. The first layer may include AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and have a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer may include AlxInyGa1-x-yN (0≦x

Abstract translation: 半导体缓冲结构可以包括硅衬底和形成在硅衬底上的缓冲层。 缓冲层可以包括第一层，形成在第一层上的第二层和形成在第二层上的第三层。 第一层可以包括比硅衬底的晶格常数LP0小的晶格常数LP1的Al x In y Ga 1-x-y N（0＆n 1; x＆n 1; 1,0＆amp; n 1; y＆n 1 E; 1,0＆ 第二层可以包括Al x In y Ga 1-x-y N（0＆nlE; x <1,0＆lt; nlE; y <1,0＆amp; nlE; x + y <1），并且具有大于晶格常数LP1并且小于晶格的晶格常数LP2 常数LP0。 第三层可以包括Al x In y Ga 1-x-y N（0＆nlE; x <1,0＆lt; nlE; y <1,0＆amp; nlE; x + y <1），并且具有大于晶格常数LP1并且小于晶格的晶格常数LP3 常数LP2。