公开(公告)号：US07486096B2

公开(公告)日：2009-02-03

申请号：US11554712

申请日：2006-10-31

申请人： Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Charles R. Johns ,  Brad W. Michael ,  Makoto Aikawa ,  Iwao Takiguchi ,  Tetsuji Tamura

发明人： Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Charles R. Johns ,  Brad W. Michael ,  Makoto Aikawa ,  Iwao Takiguchi ,  Tetsuji Tamura

IPC分类号： G01R31/26

CPC分类号： G01R31/3004

摘要： In one embodiment, a test system tests a device under test (DUT). The DUT includes an internal test controller that executes built-in self-test (BIST programs. Built-in self-test programs include array-based automatic built-in self-test programs, discrete and combinational logic built-in self-test programs, and functional architecture verification programs (AVPs). An external manufacturing system test controller manages the internal test controller within the DUT and determines minimum operating voltage levels for a power supply input voltage that supplies the DUT. A logic simulator provides a modeling capability to further enhance the development of minimum voltage power supply input operational values for the DUT.

摘要翻译： 在一个实施例中，测试系统测试被测器件（DUT）。 DUT包括一个执行内置自检（BIST程序）的内部测试控制器，内置的自检程序包括基于阵列的自动内置自检程序，离散和组合逻辑内置的自检程序 ，和功能体系结构验证程序（AVP），外部制造系统测试控制器管理DUT内的内部测试控制器，并确定提供DUT的电源输入电压的最小工作电压电平。逻辑模拟器提供建模能力 加强DUT的最小电压电源输入运行值的开发。

公开(公告)号：US20080100328A1

公开(公告)日：2008-05-01

申请号：US11554712

申请日：2006-10-31

申请人： Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Charles R. Johns ,  Brad W. Michael ,  Makoto Aikawa ,  Iwao Takiguchi ,  Tetsuji Tamura

发明人： Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Charles R. Johns ,  Brad W. Michael ,  Makoto Aikawa ,  Iwao Takiguchi ,  Tetsuji Tamura

IPC分类号： G01R31/26

CPC分类号： G01R31/3004

摘要： In one embodiment, a test system tests a device under test (DUT). The DUT includes an internal test controller that executes built-in self-test (BIST programs. Built-in self-test programs include array-based automatic built-in self-test programs, discrete and combinational logic built-in self-test programs, and functional architecture verification programs (AVPs). An external manufacturing system test controller manages the internal test controller within the DUT and determines minimum operating voltage levels for a power supply input voltage that supplies the DUT. A logic simulator provides a modeling capability to further enhance the development of minimum voltage power supply input operational values for the DUT.

摘要翻译： 在一个实施例中，测试系统测试被测器件（DUT）。 DUT包括一个执行内置自检（BIST程序）的内部测试控制器，内置的自检程序包括基于阵列的自动内置自检程序，离散和组合逻辑内置的自检程序 ，和功能体系结构验证程序（AVP），外部制造系统测试控制器管理DUT内的内部测试控制器，并确定提供DUT的电源输入电压的最小工作电压电平。逻辑模拟器提供建模能力 加强DUT的最小电压电源输入运行值的开发。

公开(公告)号：US20080189090A1

公开(公告)日：2008-08-07

申请号：US11671852

申请日：2007-02-06

申请人： Makoto Aikawa ,  Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Yoichi Nishino ,  Iwao Takiguchi ,  Tetsuji Tamura ,  Yaping Zhou

发明人： Makoto Aikawa ,  Sang H. Dhong ,  Brian Flachs ,  Gilles Gervais ,  Yoichi Nishino ,  Iwao Takiguchi ,  Tetsuji Tamura ,  Yaping Zhou

IPC分类号： G06G7/62 ,  G06F17/50

CPC分类号： G06F17/5036 ,  G01R31/318357

摘要： A system and method for determining a guard band for an operating voltage of an integrated circuit device are provided. The system and method provide a mechanism for calculating the guard band based on a comparison of simulated noise obtained from a simulation of the integrated circuit device using a worst case waveform stimuli with simulated or measured power supply noise of a workload/test pattern that may be achieved using testing equipment. A scaling factor for the guard band is determined by comparing results of a simulation of a workload/test pattern with measured results of the workload/test pattern as applied to a hardware implementation of the integrated circuit device. This scaling factor is applied to a difference between the noise generated through simulation of the workload/test pattern and the noise generated through simulation of the worst case current waveform to generate a guard band value.

摘要翻译： 提供了一种用于确定集成电路装置的工作电压的保护带的系统和方法。 该系统和方法提供了一种基于使用最差情况波形刺激从集成电路装置的模拟获得的模拟噪声与可能是工作负载/测试模式的模拟或测量的电源噪声的比较来计算保护频带的机制 使用测试设备实现。 通过将工作负载/测试模式的仿真结果与应用于集成电路设备的硬件实现的工作负载/测试模式的测量结果进行比较来确定保护频带的缩放因子。 该缩放因子被应用于通过模拟工作负载/测试模式产生的噪声与通过模拟最坏情况电流波形产生的噪声之间的差异以产生保护带值。

公开(公告)号：US20090112550A1

公开(公告)日：2009-04-30

申请号：US11927840

申请日：2007-10-30

申请人： Makoto Aikawa ,  Jonathan J. DeMent ,  Sang H. Dhong ,  Brian K. Flachs ,  Gilles Gervais ,  Iwao Takiguchi ,  Tetsuji Tamura

发明人： Makoto Aikawa ,  Jonathan J. DeMent ,  Sang H. Dhong ,  Brian K. Flachs ,  Gilles Gervais ,  Iwao Takiguchi ,  Tetsuji Tamura

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G01R31/318364

摘要： A system and method for generating a worst case current waveform for testing of integrated circuit devices are provided. Architectural analysis of an integrated circuit device is first performed to determine an initial worst case power workload to be applied to the integrated circuit device. Thereafter, the derived worst case power workload is applied to a model and is simulated to generate a worst case current waveform that is input to an electrical model of the integrated circuit device to generate a worst case noise budget value. The worst case noise budget value is then compared to measured noise from application of the worst case power workload to a hardware implemented integrated circuit device. The worst case current waveform may be selected for future testing of integrated circuit devices or modifications to the simulation models may be performed and the process repeated based on the results of the comparison.

摘要翻译： 提供一种用于产生用于集成电路器件测试的最坏情况电流波形的系统和方法。 首先执行集成电路装置的结构分析，以确定要应用于集成电路装置的初始最坏情况功率工作负荷。 此后，将得到的最坏情况功率工作量应用于模型，并且被模拟以产生输入到集成电路器件的电气模型以产生最坏情况噪声预算值的最坏情况电流波形。 然后将最坏情况的噪声预算值与从最坏情况功率工作负载应用于硬件实现的集成电路设备的测量噪声进行比较。 可以选择最坏情况下的电流波形以用于集成电路设备的未来测试，或者可以对仿真模型进行修改，并且基于比较的结果重复该过程。

公开(公告)号：US07917347B2

公开(公告)日：2011-03-29

申请号：US11927840

申请日：2007-10-30

申请人： Makoto Aikawa ,  Jonathan J. DeMent ,  Sang H. Dhong ,  Brian K. Flachs ,  Gilles Gervais ,  Iwao Takiguchi ,  Tetsuji Tamura

发明人： Makoto Aikawa ,  Jonathan J. DeMent ,  Sang H. Dhong ,  Brian K. Flachs ,  Gilles Gervais ,  Iwao Takiguchi ,  Tetsuji Tamura

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G01R31/318364

摘要： Mechanisms for generating a worst case current waveform for testing of integrated circuit devices are provided. Architectural analysis of an integrated circuit device is first performed to determine an initial worst case power workload to be applied to the integrated circuit device. Thereafter, the derived worst case power workload is applied to a model and is simulated to generate a worst case current waveform that is input to an electrical model of the integrated circuit device to generate a worst case noise budget value. The worst case noise budget value is then compared to measured noise from application of the worst case power workload to a hardware implemented integrated circuit device. The worst case current waveform may be selected for future testing of integrated circuit devices or modifications to the simulation models may be performed and the process repeated based on the results of the comparison.

摘要翻译： 提供了用于产生用于集成电路器件测试的最坏情况电流波形的机构。 首先执行集成电路装置的结构分析，以确定要应用于集成电路装置的初始最坏情况功率工作负荷。 此后，将得到的最坏情况功率工作量应用于模型，并且被模拟以产生输入到集成电路器件的电气模型以产生最坏情况噪声预算值的最坏情况电流波形。 然后将最坏情况的噪声预算值与从最坏情况功率工作负载应用于硬件实现的集成电路设备的测量噪声进行比较。 可以选择最坏情况下的电流波形以用于集成电路设备的未来测试，或者可以对仿真模型进行修改，并且基于比较的结果重复该过程。

公开(公告)号：US20070300082A1

公开(公告)日：2007-12-27

申请号：US11471819

申请日：2006-06-21

申请人： Yosuke Muraki ,  Tetsuji Tamura ,  Iwao Takiguchi ,  Makoto Aikawa ,  Eskinder Hailu ,  Byron Lee Krauter ,  Stephen Douglas Weitzel ,  Jieming Qi ,  Kazuhiko Miki ,  David William Boerstler ,  Gilles Gervais ,  Kirk David Peterson ,  Robert Walter Berry ,  Sang Hoo Dhong

发明人： Yosuke Muraki ,  Tetsuji Tamura ,  Iwao Takiguchi ,  Makoto Aikawa ,  Eskinder Hailu ,  Byron Lee Krauter ,  Stephen Douglas Weitzel ,  Jieming Qi ,  Kazuhiko Miki ,  David William Boerstler ,  Gilles Gervais ,  Kirk David Peterson ,  Robert Walter Berry ,  Sang Hoo Dhong

IPC分类号： G06F1/00

CPC分类号： G06F1/04

摘要： A technology for supplying a power supply voltage to a microprocessor. Before normal arithmetic processing of the microprocessor, duty cycle correction process for adjusting the duty cycle of a clock signal inside the microprocessor is performed. In the duty cycle correction process for adjusting the duty cycle, the duty cycle of the clock signal is adjusted so as to minimize the power voltage at which the microprocessor is still operable.

摘要翻译： 用于向微处理器提供电源电压的技术。 在微处理器的正常运算处理之前，执行用于调整微处理器内的时钟信号占空比的占空比校正处理。 在用于调整占空比的占空比校正处理中，调整时钟信号的占空比以使微处理器仍然可操作的电源电压最小化。

公开(公告)号：US07716516B2

公开(公告)日：2010-05-11

申请号：US11471819

申请日：2006-06-21

申请人： Yosuke Muraki ,  Tetsuji Tamura ,  Iwao Takiguchi ,  Makoto Aikawa ,  Eskinder Hailu ,  Byron Lee Krauter ,  Stephen Douglas Weitzel ,  Jieming Qi ,  Kazuhiko Miki ,  David William Boerstler ,  Gilles Gervais ,  Kirk David Peterson ,  Robert Walter Berry, Jr. ,  Sang Hoo Dhong

发明人： Yosuke Muraki ,  Tetsuji Tamura ,  Iwao Takiguchi ,  Makoto Aikawa ,  Eskinder Hailu ,  Byron Lee Krauter ,  Stephen Douglas Weitzel ,  Jieming Qi ,  Kazuhiko Miki ,  David William Boerstler ,  Gilles Gervais ,  Kirk David Peterson ,  Robert Walter Berry, Jr. ,  Sang Hoo Dhong

IPC分类号： G06F1/04 ,  G06F1/24 ,  G06F11/00

CPC分类号： G06F1/04

摘要： A technology for supplying a power supply voltage to a microprocessor. Before normal arithmetic processing of the microprocessor, duty cycle correction process for adjusting the duty cycle of a clock signal inside the microprocessor is performed. In the duty cycle correction process for adjusting the duty cycle, the duty cycle of the clock signal is adjusted so as to minimize the power voltage at which the microprocessor is still operable.

摘要翻译： 用于向微处理器提供电源电压的技术。 在微处理器的正常运算处理之前，执行用于调整微处理器内的时钟信号占空比的占空比校正处理。 在用于调整占空比的占空比校正处理中，调整时钟信号的占空比以使微处理器仍然可操作的电源电压最小化。

公开(公告)号：US07535020B2

公开(公告)日：2009-05-19

申请号：US11168591

申请日：2005-06-28

申请人： Munehiro Yoshida ,  Daniel Stasiak ,  Michael F. Wang ,  Charles R. Johns ,  Hiroki Kihara ,  Tetsuji Tamura ,  Kazuaki Yazawa ,  Iwao Takiguchi

发明人： Munehiro Yoshida ,  Daniel Stasiak ,  Michael F. Wang ,  Charles R. Johns ,  Hiroki Kihara ,  Tetsuji Tamura ,  Kazuaki Yazawa ,  Iwao Takiguchi

IPC分类号： H01L23/58

CPC分类号： H01L25/162 ,  G06F1/206 ,  H01L23/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： Systems and methods for positioning thermal sensors within an integrated circuit in a manner that provides useful thermal measurements corresponding to different parts of the integrated circuit. In one embodiment, an integrated circuit includes multiple, duplicate functional blocks. A separate thermal sensor is coupled to each of the duplicate functional blocks, preferably in the same relative location on each of the duplicate functional blocks, and preferably at a hotspot. One embodiment also includes thermal sensors on one or more functional blocks of other types in the integrated circuit. One embodiment includes a thermal sensor positioned at a cool spot, such as at the edge of the integrated circuit chip. Each of the thermal sensors may have ports to enable power and ground connections or data connections between the sensors and external components or devices.

摘要翻译： 用于以集成电路的不同部分提供有用的热测量的方式在集成电路内定位热传感器的系统和方法。 在一个实施例中，集成电路包括多个复制功能块。 单独的热传感器耦合到每个重复功能块，优选地在每个复制功能块上相同的相对位置，并且优选地在热点处。 一个实施例还包括在集成电路中的其它类型的一个或多个功能块上的热传感器。 一个实施例包括位于集成电路芯片的边缘处的冷点处的热传感器。 每个热传感器可以具有端口，以实现传感器和外部组件或设备之间的电源和接地连接或数据连接。

公开(公告)号：US20090228727A1

公开(公告)日：2009-09-10

申请号：US12162393

申请日：2006-11-20

申请人： Tetsuji Tamura ,  Iwao Takiguchi ,  Yosuke Muraki ,  Toshiyuki Hiroi ,  Koji Inoue ,  Makoto Aikawa

发明人： Tetsuji Tamura ,  Iwao Takiguchi ,  Yosuke Muraki ,  Toshiyuki Hiroi ,  Koji Inoue ,  Makoto Aikawa

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3296 ,  Y02D10/172

摘要： A determining unit determines the state of the microprocessor. A setting unit sets a power supply voltage to be supplied to the microprocessor according to the state of the microprocessor determined by the determining unit. A power supply circuit supplies the power supply voltage set by the setting unit, to the microprocessor via a power supply line. The determining unit determines repeatedly the state of the microprocessor at preset timing, and the setting unit resets the power supply voltage every time the determination is performed by the determining unit.

摘要翻译： 确定单元确定微处理器的状态。 设置单元根据由确定单元确定的微处理器的状态来设置要提供给微处理器的电源电压。 电源电路通过电源线将由设定单元设定的电源电压供给微处理器。 确定单元在预设定时重复地确定微处理器的状态，并且每当确定单元执行确定时，设置单元复位电源电压。

公开(公告)号：US08069361B2

公开(公告)日：2011-11-29

申请号：US12162393

申请日：2006-11-20

申请人： Tetsuji Tamura ,  Iwao Takiguchi ,  Yosuke Muraki ,  Toshiyuki Hiroi ,  Koji Inoue ,  Makoto Aikawa

发明人： Tetsuji Tamura ,  Iwao Takiguchi ,  Yosuke Muraki ,  Toshiyuki Hiroi ,  Koji Inoue ,  Makoto Aikawa

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3296 ,  Y02D10/172

摘要： A determining unit determines the state of the microprocessor. A setting unit sets a power supply voltage to be supplied to the microprocessor according to the state of the microprocessor determined by the determining unit. A power supply circuit supplies the power supply voltage set by the setting unit, to the microprocessor via a power supply line. The determining unit determines repeatedly the state of the microprocessor at preset timing, and the setting unit resets the power supply voltage every time the determination is performed by the determining unit.

摘要翻译： 确定单元确定微处理器的状态。 设置单元根据由确定单元确定的微处理器的状态来设置要提供给微处理器的电源电压。 电源电路通过电源线将由设定单元设定的电源电压供给微处理器。 确定单元在预设定时重复地确定微处理器的状态，并且每当确定单元执行确定时，设置单元复位电源电压。