利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.027 秒)

    Dynamic core switching
    2.
    发明申请
    Dynamic core switching 审中-公开
    动态核心切换

    公开(公告)号：US20080288748A1

    公开(公告)日：2008-11-20

    申请号：US12215760

    申请日：2008-06-30

    申请人： Sehat Sutardja ,  Hong-Yi Chen ,  Premanand Sakarda ,  Mark N. Fullerton ,  Jay Heeb

    发明人： Sehat Sutardja ,  Hong-Yi Chen ,  Premanand Sakarda ,  Mark N. Fullerton ,  Jay Heeb

    IPC分类号： G06F15/80 ,  G06F9/00

    CPC分类号： G06F1/3293 ,  G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/38 ,  G06F9/3885 ,  G06F9/461 ,  G06F9/4856 ,  G06F9/4893 ,  Y02D10/122 ,  Y02D10/171 ,  Y02D10/24 ,  Y02D10/32 ,  Y02D50/20

    摘要： A core switching system includes a mode switching module that receives a switch signal to switch operation between a first mode and a second mode. During the first mode, instructions associated with applications are executed by a first asymmetric core, and a second asymmetric core is inactive. During the second mode, the instructions are executed by the second asymmetric core, and the first asymmetric core is inactive. A core activation module stops processing of the applications by the first asymmetric core after interrupts are disabled. A state transfer module transfers a state of the first asymmetric core to the second asymmetric core. The core activation module allows the second asymmetric core to resume execution of the instructions and the interrupts are enabled.

    摘要翻译： 核心交换系统包括模式切换模块，其接收切换信号以在第一模式和第二模式之间切换操作。 在第一模式期间，与应用相关联的指令由第一不对称核执行，而第二非对称核是不活动的。 在第二模式期间，指令由第二非对称核执行，第一非对称核是不活动的。 核心激活模块在禁止中断之后停止第一个非对称核心处理应用程序。 状态转移模块将第一不对称核的状态转移到第二不对称核。 核心激活模块允许第二非对称核继续执行指令，中断被使能。

    DYNAMIC CORE SWITCHING
    3.
    发明申请
    DYNAMIC CORE SWITCHING 审中-公开
    动态芯切换

    公开(公告)号：US20080263324A1

    公开(公告)日：2008-10-23

    申请号：US12145660

    申请日：2008-06-25

    申请人： Sehat Sutardja ,  Hong-Yi Chen ,  Premanand Sakarda ,  Mark N. Fullerton ,  Jay Heeb

    发明人： Sehat Sutardja ,  Hong-Yi Chen ,  Premanand Sakarda ,  Mark N. Fullerton ,  Jay Heeb

    IPC分类号： G06F9/00

    CPC分类号： G06F1/3293 ,  G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/38 ,  G06F9/3885 ,  G06F9/461 ,  G06F9/4856 ,  G06F9/4893 ,  Y02D10/122 ,  Y02D10/171 ,  Y02D10/24 ,  Y02D10/32 ,  Y02D50/20

    摘要： A system includes a first asymmetric core, a second asymmetric core, and a core switching module. The first asymmetric core executes an application when the system operates in a first mode and is inactive when the system operates in a second mode. The second asymmetric core executes the application when the system operates in the second mode. The core switching module switches operation of the system between the first mode and the second mode. The core switching module selectively stops processing of the application by the first asymmetric core after receiving a first control signal. The core switching module transfers a first state of the first asymmetric core to the second asymmetric core. The second asymmetric core resumes executing the application in the second mode.

    摘要翻译： 系统包括第一不对称核心，第二非对称核心和核心交换模块。 当系统以第一模式操作时，第一非对称核执行应用，并且当系统以第二模式操作时，该状态不活动。 当系统在第二模式下运行时，第二个非对称核执行应用程序。 核心交换模块在第一模式和第二模式之间切换系统的操作。 核心交换模块在接收到第一控制信号之后选择性地停止第一非对称核心处理应用程序。 核心交换模块将第一不对称核心的第一状态传送到第二不对称核心。 第二个非对称核心在第二个模式中恢复执行应用程序。

    Method and apparatus for a trust processor
    4.
    发明授权
    Method and apparatus for a trust processor 有权
    信任处理器的方法和装置

    公开(公告)号：US08751818B2

    公开(公告)日：2014-06-10

    申请号：US12357245

    申请日：2009-01-21

    申请人： Moinul H Khan ,  David Wheeler ,  John P Brizek ,  Anitha Kona ,  Mark N. Fullerton

    发明人： Moinul H Khan ,  David Wheeler ,  John P Brizek ,  Anitha Kona ,  Mark N. Fullerton

    IPC分类号： G06F11/30 ,  G06F12/14

    CPC分类号： G06F12/1408 ,  G06F21/57 ,  G06F21/72 ,  G06F2221/2105

    摘要： In an embodiment, an apparatus includes a cryptographic processor within a wireless device. The cryptographic processor includes at least one cryptographic unit. The cryptographic processor also includes a nonvolatile memory to store one or more microcode instructions, wherein at least one of the one or more microcode instructions is related to a sensitive operation. The cryptographic processor also includes a controller to control execution of the one or more microcode instructions by the at least one cryptographic unit, wherein the controller is to preclude execution of the sensitive operation if the apparatus is within an untrusted state.

    摘要翻译： 在一个实施例中，一种装置包括无线装置内的密码处理器。 密码处理器包括至少一个加密单元。 密码处理器还包括用于存储一个或多个微代码指令的非易失性存储器，其中所述一个或多个微代码指令中的至少一个与敏感操作相关。 密码处理器还包括控制器，用于控制由至少一个密码单元执行一个或多个微代码指令，其中如果该设备处于不可信状态，则控制器将阻止执行敏感操作。

    System and method for peripheral device communications
    5.
    发明授权
    System and method for peripheral device communications 有权
    用于外围设备通信的系统和方法

    公开(公告)号：US08386666B2

    公开(公告)日：2013-02-26

    申请号：US13406007

    申请日：2012-02-27

    申请人： Ofer Bar-Shalom ,  Mark N. Fullerton ,  Alon Tsafrir

    发明人： Ofer Bar-Shalom ,  Mark N. Fullerton ,  Alon Tsafrir

    IPC分类号： G06F13/28 ,  G06F13/24

    CPC分类号： G06F13/28

    摘要： A method for operating a host device includes comparing a predetermined response of a peripheral device to a response token received from the peripheral device. The predetermined response and the response token are generated based on a first command transmitted from the host device to the peripheral device. The method further includes controlling a transfer of first data from a first memory to a peripheral control module based on the comparison between the predetermined response and the response token without interrupting a host control module, and selectively passing interrupts to the host control module when the predetermined response does not match the response token.

    摘要翻译： 用于操作主机设备的方法包括将外围设备的预定响应与从外围设备接收的响应令牌进行比较。 基于从主机设备向外围设备发送的第一命令来生成预定响应和响应令牌。 该方法还包括基于预定响应和响应令牌之间的比较来控制从第一存储器到外围控制模块的传输，而不中断主机控制模块，以及当预定的时间间隔时间选择性地将中断传送到主机控制模块 响应与响应令牌不匹配。

    MEMORY POWER MANAGER
    6.
    发明申请
    MEMORY POWER MANAGER 有权
    内存电源管理器

    公开(公告)号：US20110276817A1

    公开(公告)日：2011-11-10

    申请号：US12774479

    申请日：2010-05-05

    申请人： Mark N. Fullerton ,  Sathish Kumar Radhakrishnan ,  Brent Mulholland ,  Ravi S. Setty

    发明人： Mark N. Fullerton ,  Sathish Kumar Radhakrishnan ,  Brent Mulholland ,  Ravi S. Setty

    IPC分类号： G06F1/32 ,  G06F12/00 ,  G06F1/00

    CPC分类号： G06F13/1668 ,  G06F1/3203 ,  G06F1/3275 ,  Y02D10/13 ,  Y02D10/14

    摘要： Controlling access to memory includes receiving a plurality of memory access requests and assigning corresponding time values to each. The assigned time values are adjusted based upon a clock pulse and a priority access list is generated. Factors consider include missed access deadlines, closeness to missing access deadlines, and whether a page is open. The highest ranked client is then passed to a sequencer to allow the requested access. Time values may be assigned and adjusted according to client ID or client type (latency or bandwidth). A plurality of power modes of operation are defined wherein operation in a selected power mode of operation is based at least in part on the assigned or adjusted time values. The processing is performed in hardware in parallel (at the same time) by associated logic circuits.

    摘要翻译： 控制对存储器的访问包括接收多个存储器访问请求并将相应的时间值分配给每个。 基于时钟脉冲调整分配的时间值，并且生成优先权访问列表。 考虑的因素包括错过访问期限，接近缺少访问截止日期以及页面是否打开。 然后将最高排名的客户端传递给定序器以允许请求的访问。 时间值可以根据客户端ID或客户端类型（延迟或带宽）进行分配和调整。 定义了多个功率工作模式，其中所选择的功率操作模式中的操作至少部分地基于分配或调整的时间值。 处理通过相关的逻辑电路并行（同时）在硬件中执行。

    Method for supporting multiple devices on a high speed physical link
    8.
    发明授权
    Method for supporting multiple devices on a high speed physical link 失效
    用于在高速物理链路上支持多个设备的方法

    公开(公告)号：US07668190B1

    公开(公告)日：2010-02-23

    申请号：US10749942

    申请日：2003-12-31

    申请人： Peter D. Mueller ,  Mark N. Fullerton ,  Nir Nossenson

    发明人： Peter D. Mueller ,  Mark N. Fullerton ,  Nir Nossenson

    IPC分类号： H04J3/17

    CPC分类号： G06F13/4226 ,  G06F13/36

    摘要： In some embodiments, a method for supporting multiple devices on a high speed physical link may be described. An embedded device may assert a link request pin to request to transmit data on a multi-point communications link that may serve a plurality of embedded devices. A controlling device may receive the link request signal. When the controlling device finishes sending data on the link, it may address the plurality of embedded devices in a round robin format and may determine which device asserted the link request pin. The embedded device that asserted the link request pin may send an acknowledgement signal to the controlling device when it is addressed.

    摘要翻译： 在一些实施例中，可以描述用于支持高速物理链路上的多个设备的方法。 嵌入式设备可以断言链路请求引脚以请求在可以服务于多个嵌入式设备的多点通信链路上传输数据。 控制装置可以接收链路请求信号。 当控制装置在链路上完成发送数据时，它可以以循环格式对多个嵌入式设备进行寻址，并且可以确定哪个设备断言了链路请求引脚。 断言链接请求引脚的嵌入式设备在寻址时可以向控制设备发送确认信号。

    METHOD AND APPARATUS FOR A TRUST PROCESSOR
    9.
    发明申请
    METHOD AND APPARATUS FOR A TRUST PROCESSOR 有权
    信托处理器的方法和装置

    公开(公告)号：US20090282263A1

    公开(公告)日：2009-11-12

    申请号：US12357245

    申请日：2009-01-21

    申请人： Moinul H. Khan ,  David Wheeler ,  John P. Brizek ,  Anitha Kona ,  Mark N. Fullerton

    发明人： Moinul H. Khan ,  David Wheeler ,  John P. Brizek ,  Anitha Kona ,  Mark N. Fullerton

    IPC分类号： H04L9/00

    CPC分类号： G06F12/1408 ,  G06F21/57 ,  G06F21/72 ,  G06F2221/2105

    摘要： In an embodiment, an apparatus includes a cryptographic processor within a wireless device. The cryptographic processor includes at least one cryptographic unit. The cryptographic processor also includes a nonvolatile memory to store one or more microcode instructions, wherein at least one of the one or more microcode instructions is related to a sensitive operation. The cryptographic processor also includes a controller to control execution of the one or more microcode instructions by the at least one cryptographic unit, wherein the controller is to preclude execution of the sensitive operation if the apparatus is within an untrusted state.

    摘要翻译： 在一个实施例中，一种装置包括无线装置内的密码处理器。 密码处理器包括至少一个加密单元。 密码处理器还包括用于存储一个或多个微代码指令的非易失性存储器，其中所述一个或多个微代码指令中的至少一个与敏感操作相关。 密码处理器还包括控制器，用于控制由至少一个密码单元执行一个或多个微代码指令，其中如果该设备处于不可信状态，则控制器将阻止执行敏感操作。