利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

28 条记录 (耗时 0.019 秒)

    Selective hardware lock disabling
    1.
    发明授权
    Selective hardware lock disabling 有权
    选择性硬件锁定禁用

    公开(公告)号：US07613908B2

    公开(公告)日：2009-11-03

    申请号：US11710028

    申请日：2007-02-23

    申请人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstien

    发明人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstien

    IPC分类号： G06F9/312

    CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/526

    摘要： Controlling a reorder buffer (ROB) to selectively perform functional hardware lock disabling (HLD) is described. One apparatus embodiment includes a unit to enable an ROB to selectively disable a lock upon Identifying a lock acquire operation (LAO) associated with a critical section (CS) entry point, a unit to selectively retire the LAO, a unit to cause the ROB to selectively disable the lock, and a unit to snoop a buffer. The apparatus may, based on the snooping, selectively abort a transaction associated with the CS.

    摘要翻译： 描述了控制重排序缓冲器（ROB）以选择性地执行功能性硬件锁定禁止（HLD）。 一个设备实施例包括一个单元，以使得ROB能够在识别与关键部分（CS）入口点相关联的锁定获取操作（LAO）时选择性地禁用锁定，该选择单元选择性地退出LAO，该单元使得ROB 选择性地禁用该锁，以及一个单元来窥探缓冲区。 该设备可以基于窥探，选择性地中止与CS相关联的事务。

    Selective hardware lock disabling
    2.
    发明申请
    Selective hardware lock disabling 有权
    选择性硬件锁定禁用

    公开(公告)号：US20080209172A1

    公开(公告)日：2008-08-28

    申请号：US11710028

    申请日：2007-02-23

    申请人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstien

    发明人： Shlomo Raikin ,  Gad Sheaffer ,  Doron Orenstien

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/526

    摘要： Controlling a reorder buffer (ROB) to selectively perform functional hardware lock disabling (HLD) is described. One apparatus embodiment includes a unit to enable an ROB to selectively disable a lock upon Identifying a lock acquire operation (LAO) associated with a critical section (CS) entry point, a unit to selectively retire the LAO, a unit to cause the ROB to selectively disable the lock, and a unit to snoop a buffer. The apparatus may, based on the snooping, selectively abort a transaction associated with the CS.

    摘要翻译： 描述了控制重排序缓冲器（ROB）以选择性地执行功能性硬件锁定禁止（HLD）。 一个设备实施例包括一个单元，以使得ROB能够在识别与关键部分（CS）入口点相关联的锁定获取操作（LAO）时选择性地禁用锁定，该选择单元选择性地退出LAO，该单元使得ROB 选择性地禁用该锁，以及一个单元来窥探缓冲区。 该设备可以基于窥探，选择性地中止与CS相关联的事务。

    MIXING INSTRUCTIONS WITH DIFFERENT REGISTER SIZES
    3.
    发明申请
    MIXING INSTRUCTIONS WITH DIFFERENT REGISTER SIZES 有权
    混合指令与不同的寄存器大小

    公开(公告)号：US20090172363A1

    公开(公告)日：2009-07-02

    申请号：US11965667

    申请日：2007-12-27

    申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    IPC分类号： G06F9/312

    CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

    摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

    摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。

    Apparatus and method for data bus power control
    4.
    发明授权
    Apparatus and method for data bus power control 有权
    数据总线功率控制的装置和方法

    公开(公告)号：US07152167B2

    公开(公告)日：2006-12-19

    申请号：US10317776

    申请日：2002-12-11

    申请人： Tsvika Kurts ,  Doron Orenstien ,  Marcelo Yuffe

    发明人： Tsvika Kurts ,  Doron Orenstien ,  Marcelo Yuffe

    IPC分类号： G06F1/26 ,  G11C5/14

    CPC分类号： G06F13/4072 ,  Y02D10/14 ,  Y02D10/151

    摘要： An approach for data bus power control. Data input sense amplifiers of a request agent are enabled prior to a data phase of a transaction according to a data bus power control signal. Once enabled, the data input sense amplifiers can capture data provided during the data phase of the read transaction. Accordingly, the data input sense amplifiers of the request agent are disabled according to the power control signal once the data phase of the read transaction is complete.

    摘要翻译： 数据总线功率控制方法。 根据数据总线功率控制信号，请求代理的数据输入读出放大器在事务的数据阶段之前启用。 一旦使能，数据输入读出放大器可以捕获在读取事务的数据阶段期间提供的数据。 因此，一旦读取事务的数据阶段完成，请求代理的数据输入读出放大器根据功率控制信号被禁用。

    Mixing instructions with different register sizes
    7.
    发明授权
    Mixing instructions with different register sizes 有权
    混合使用不同寄存器大小的指令

    公开(公告)号：US08694758B2

    公开(公告)日：2014-04-08

    申请号：US11965667

    申请日：2007-12-27

    申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    IPC分类号： G06F9/34

    CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

    摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

    摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。