公开(公告)号：US5770499A

公开(公告)日：1998-06-23

申请号：US865577

申请日：1997-05-29

申请人： Siang Ping Kwok ,  Peter S. McAnally ,  Darius L. Crenshaw

发明人： Siang Ping Kwok ,  Peter S. McAnally ,  Darius L. Crenshaw

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01L27/108

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/40

摘要： A planarized capacitor array (182) and method of forming the same for high density applications. A storage node contact (116) is formed through an interlevel dielectric (110) on a semiconductor body (102). Then, an oxide layer (170) having a first thickness is deposited over the interlevel dielectric (110) and the storage node contact (116). A nitride layer (172) having a second thickness is deposited over the oxide layer (170) to protect the oxide layer (170) during later processing. The nitride layer (172) and oxide layer (170) are then patterned and etched to form a storage plate cavity (180). The capacitor array (182) is then formed in the storage plate cavity (180). The capacitor array (182) has a height approximately equal to the sum of said first and second thicknesses, so that the surface of the top node of the capacitor array (182) is co-planar with the upper surface of the surrounding oxide/nitride stack (170/172). Thus, the step height normally present between the capacitor array (182) and the peripheral area is avoided.

摘要翻译： 平面化电容器阵列（182）及其形成方法，用于高密度应用。 存储节点触点（116）通过半导体本体（102）上的层间电介质（110）形成。 然后，具有第一厚度的氧化物层（170）沉积在层间电介质（110）和存储节点接触点（116）上。 具有第二厚度的氮化物层（172）沉积在氧化物层（170）上，以在后续处理期间保护氧化物层（170）。 然后对氮化物层（172）和氧化物层（170）进行图案化和蚀刻以形成存储板腔（180）。 然后，电容器阵列（182）形成在存储板空腔（180）中。 电容器阵列（182）具有大致等于所述第一和第二厚度之和的高度，使得电容器阵列（182）的顶部节点的表面与周围的氧化物/氮化物的上表面共面 堆栈（170/172）。 因此，避免了在电容器阵列（182）和外围区域之间通常存在的台阶高度。

公开(公告)号：US6136700A

公开(公告)日：2000-10-24

申请号：US992268

申请日：1997-12-17

申请人： Peter S. McAnally ,  Jeffrey Alan McKee ,  Dirk Noel Anderson

发明人： Peter S. McAnally ,  Jeffrey Alan McKee ,  Dirk Noel Anderson

IPC分类号： H01L23/522 ,  H01L21/306 ,  H01L21/31 ,  H01L21/316 ,  H01L21/60 ,  H01L21/768 ,  H01L23/31 ,  H01L23/485 ,  H01L21/44

CPC分类号： H01L21/76897 ,  H01L23/3171 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/19041 ,  Y10S257/90

摘要： A self-aligned contact (122) to a substrate (12) of a semiconductor device (100) is formed using a stopping layer (110) overlying the substrate (12). The stopping layer (110) comprising a material selected from the group consisting of silicon-rich nitride, silicon-rich oxide, carbon-rich nitride, silicon carbide, boron nitride, organic spin-on-glass, graphite, diamond, carbon-rich oxide, nitrided oxide, and organic polymer. The stopping layer (110) promotes better semiconductor device (100) performance by contributing to greater selectivity with respect to an etch process used to remove an insulating layer (112) formed overlying the stopping layer (110).

摘要翻译： 使用覆盖在基板（12）上的停止层（110），形成与半导体器件（100）的基板（12）的自对准接触（122）。 阻挡层（110）包括选自富硅氮化物，富硅氧化物，富碳氮化物，碳化硅，氮化硼，有机旋涂玻璃，石墨，金刚石，富碳的材料 氧化物，氮化氧化物和有机聚合物。 阻挡层（110）通过有助于相对于用于去除形成在阻挡层（110）上的绝缘层（112）的蚀刻工艺的更大的选择性来促进更好的半导体器件（100）性能。

公开(公告)号：US06246120B1

公开(公告)日：2001-06-12

申请号：US09401964

申请日：1999-09-22

申请人： Kenneth D. Brennan ,  David B. Aldrich ,  Eden M. Zielinski ,  Peter S. McAnally

发明人： Kenneth D. Brennan ,  David B. Aldrich ,  Eden M. Zielinski ,  Peter S. McAnally

IPC分类号： H01L2348

CPC分类号： H01L21/31116 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76852

摘要： A structure and method to direct the via 270 etch to the top of the interconnect 210, by using a sidewall layer 240, preferably. TiN, and thus preventing the etching down the side of the interconnect 210 and exposure of materials residing between the interconnects 210.

摘要翻译： 通过使用侧壁层240优选地将通孔270蚀刻引导到互连210的顶部的结构和方法。 TiN，从而防止了互连210侧的蚀刻和位于互连210之间的材料的暴露。

公开(公告)号：US5960304A

公开(公告)日：1999-09-28

申请号：US856855

申请日：1997-05-15

申请人： Peter S. McAnally ,  Jeffrey A. McKee

发明人： Peter S. McAnally ,  Jeffrey A. McKee

IPC分类号： H01L21/28 ,  H01L21/311 ,  H01L21/60 ,  H01L21/768 ,  H01L21/44

CPC分类号： H01L21/76897 ,  H01L21/28 ,  H01L21/31144 ,  H01L21/76802

摘要： A contact (26) to a substrate (12) is formed using a first stopping layer (14), an insulating layer (16), and a second stopping layer (18). The second stopping layer (18) promotes a more accurate and controlled removal of the first stopping layer (14). A self-aligned contact (122) may be formed in a similar manner using a first stopping layer (110), an insulating layer (112), and a second stopping layer (114).

摘要翻译： 使用第一停止层（14），绝缘层（16）和第二停止层（18）形成到基板（12）的接触件（26）。 第二停止层（18）促进对第一停止层（14）的更精确和可控的去除。 可以使用第一阻挡层（110），绝缘层（112）和第二阻挡层（114）以类似的方式形成自对准接触件（122）。

公开(公告)号：US6130136A

公开(公告)日：2000-10-10

申请号：US196376

申请日：1998-11-19

申请人： Frank S. Johnson ,  Peter S. McAnally

发明人： Frank S. Johnson ,  Peter S. McAnally

IPC分类号： H01L21/301 ,  H01L21/331 ,  H01L21/768

CPC分类号： H01L29/66287

摘要： A method for fabricating a spacer in a transistor. The method comprises the steps of forming a stepped feature 384, 386 at a surface of a semiconductor body 340, the stepped feature having a lateral face substantially parallel to the surface and an angled face substantially perpendicular to the surface. An insulating layer 410 is formed over the lateral and angled faces of the stepped feature 384, 386 and a sacrificial layer 404 is formed over the insulating layer and over the lateral and angled faces of the stepped feature. The portion of the sacrificial layer over the lateral face is removed to expose portions of the insulating layer and to leave a portion of the sacrificial layer to cover the angled face of the stepped feature. Finally, the exposed portions of the insulating layer are removed to leave an L-shaped insulator layer, such as may be useful to insulate the base electrode from the emitter electrode in a bipolar transistor.

摘要翻译： 一种用于在晶体管中制造间隔物的方法。 该方法包括以下步骤：在半导体本体340的表面处形成台阶特征384,386，该阶梯特征具有基本上平行于该表面的侧面和与该表面大致垂直的成角度的面。 绝缘层410形成在台阶特征384,386的横向和倾斜面上方，并且牺牲层404形成在绝缘层上方以及台阶特征的横向和倾斜面之上。 去除侧面上的牺牲层的部分以暴露绝缘层的部分并且留下牺牲层的一部分以覆盖阶梯特征的倾斜面。 最后，去除绝缘层的暴露部分以留下L形绝缘体层，例如可用于使双极晶体管中的基极与发射极绝缘。

公开(公告)号：US6074943A

公开(公告)日：2000-06-13

申请号：US61320

申请日：1998-04-16

申请人： Kenneth D. Brennan ,  David B. Aldrich ,  Eden M. Zielinski ,  Peter S. McAnally

发明人： Kenneth D. Brennan ,  David B. Aldrich ,  Eden M. Zielinski ,  Peter S. McAnally

IPC分类号： H01L21/311 ,  H01L21/768 ,  H01L21/4763

CPC分类号： H01L21/31116 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76852

摘要： A structure and method to direct the via 270 etch to the top of the interconnect 210, by using a sidewall layer 240, preferably TiN, and thus preventing the etching down the side of the interconnect 210 and exposure of materials residing between the interconnects 210.

摘要翻译： 通过使用侧壁层240（优选为TiN）将通孔270蚀刻引导到互连210的顶部，从而防止互连210的侧面蚀刻和位于互连210之间的材料的暴露的结构和方法。