利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.027 秒)

    Constant generation in SIMD processing
    1.
    发明申请
    Constant generation in SIMD processing 有权
    SIMD处理中的恒定代数

    公开(公告)号：US20050125637A1

    公开(公告)日：2005-06-09

    申请号：US10889364

    申请日：2004-07-13

    申请人： Wilco Dijkstra ,  Simon Ford ,  David Seal

    发明人： Wilco Dijkstra ,  Simon Ford ,  David Seal

    IPC分类号： G06F9/38 ,  G06F9/00 ,  G06F9/30 ,  G06F9/305 ,  G06F9/312 ,  G06F15/80 ,  G06F15/82

    CPC分类号： G06F9/3004 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30116 ,  G06F9/30138 ,  G06F9/3016 ,  G06F9/30167

    摘要： A data processing apparatus (2) comprising: a register data store operable to store data elements; an instruction decoder (14, 16) operable to decode an instruction with generated constant, said instruction having a data value associated therewith; a data processor. (18) operable to perform data processing operations within parallel processing lanes on at least one source operand in response to a data processing instruction decoded by said instruction decoder (16); and said data processor being operable in response to said decoded instruction with generated constant and associated data value to expand at least a data portion (1210) of said associated data value, said expansion being performed in response to said instruction with generated constant and depending on a selected function, to generate a constant (1240), said generated constant (1240) forming one of said at least one source operands.

    摘要翻译： 一种数据处理装置（2），包括：可操作以存储数据元素的寄存器数据存储器; 指令解码器（14,16），用于对具有所产生的常数的指令进行解码，所述指令具有与之相关联的数据值; 一个数据处理器。 （18），可操作以响应于由所述指令解码器（16）解码的数据处理指令，在至少一个源操作数上的并行处理通道内进行数据处理操作; 并且所述数据处理器响应于所产生的常数和关联的数据值的所述经解码的指令而可操作以扩展所述相关数据值的至少一个数据部分（1210），所述扩展是响应所述指令执行而产生的常数并且取决于 选择的函数，以产生常数（1240），所述生成常数（1240）形成所述至少一个源操作数之一。

    Data processing apparatus and method for performing data processing operations on floating point data elements
    2.
    发明申请
    Data processing apparatus and method for performing data processing operations on floating point data elements 有权
    用于对浮点数据元素执行数据处理操作的数据处理装置和方法

    公开(公告)号：US20050154773A1

    公开(公告)日：2005-07-14

    申请号：US10930846

    申请日：2004-09-01

    申请人： Simon Ford ,  David Seal ,  Wilco Dijkstra

    发明人： Simon Ford ,  David Seal ,  Wilco Dijkstra

    IPC分类号： G06F7/50 ,  G06F7/52 ,  G06F9/30 ,  G06F9/302 ,  G06F9/305 ,  G06F9/315 ,  G06F9/318 ,  G06F15/00

    CPC分类号： G06F9/30167 ,  G06F9/3001 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3016 ,  G06F9/3017

    摘要： The present invention provides a data processing apparatus and method for performing data processing operations on floating point data elements. The data processing apparatus has processing logic for performing data processing operations on the floating point data elements, and decode logic operable to decode a data processing instruction in order to determine a corresponding data processing operation to be performed by the processing logic. The data processing instruction has an m-bit immediate value encoded therein. Further, constant generation logic is provided to perform a logical operation on the m-bit immediate value in order to generate an n-bit floating point constant for use as at least one input floating point data element for the processing logic when performing the corresponding data processing operation. The values “n” and “m” are integers, and n is greater than m. This approach provides a particularly efficient technique for generating floating point constants.

    摘要翻译： 本发明提供一种用于对浮点数据元素执行数据处理操作的数据处理装置和方法。 数据处理装置具有用于对浮点数据元素执行数据处理操作的处理逻辑，以及可操作以对数据处理指令进行解码的解码逻辑，以便确定由处理逻辑执行的相应数据处理操作。 数据处理指令具有在其中编码的m位立即值。 此外，提供恒定生成逻辑以对m位立即值执行逻辑运算，以便在执行相应数据时产生用于处理逻辑的至少一个输入浮点数据元素的n位浮点常数 处理操作。 值“n”和“m”是整数，n大于m。 该方法提供了一种特别有效的生成浮点常数的技术。

    Aliasing data processing registers
    3.
    发明申请
    Aliasing data processing registers 有权
    混叠数据处理寄存器

    公开(公告)号：US20050172106A1

    公开(公告)日：2005-08-04

    申请号：US10889314

    申请日：2004-07-13

    申请人： Simon Ford ,  David Seal

    发明人： Simon Ford ,  David Seal

    IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F12/08 ,  G06F15/80 ,  G06F15/82

    CPC分类号： G06F9/3887 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30098 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30123 ,  G06F9/30192

    摘要： A register data store 20 is provided within a data processing system 2. The register data store 20 may be accessed via registers for which a data processing instruction specifies a register size Q, D and a data element size S16, S8 for the multiple SIMD data elements to be manipulated by that data processing instruction. A given data processing element may be accessed via different registers depending upon the mapping between the register specifier, the register size and the data element size to a particular location within the register data store 20.

    摘要翻译： 寄存器数据存储器20被提供在数据处理系统2内。寄存器数据存储器20可以通过数据处理指令指定寄存器大小Q，D和数据元素大小S 16，S 8的寄存器来访问 SIMD数据元素由该数据处理指令操纵。 给定的数据处理元件可以根据寄存器说明符，寄存器大小和数据元素大小之间的映射到寄存器数据存储器20内的特定位置而经由不同的寄存器访问。

    Data processing apparatus and method for moving data between registers and memory
    5.
    发明申请
    Data processing apparatus and method for moving data between registers and memory 有权
    用于在寄存器和存储器之间移动数据的数据处理装置和方法

    公开(公告)号：US20050125624A1

    公开(公告)日：2005-06-09

    申请号：US10889470

    申请日：2004-07-13

    申请人： Andrew Rose ,  Simon Ford ,  Dominic Symes ,  David Seal

    发明人： Andrew Rose ,  Simon Ford ,  Dominic Symes ,  David Seal

    IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/312 ,  G06F9/315 ,  G06F9/318 ,  G06F9/34 ,  G06F12/02 ,  G06F12/10 ,  G06F15/80

    CPC分类号： G06F9/3004 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30116 ,  G06F9/30138 ,  G06F9/30181 ,  G06F9/3816

    摘要： The present invention provides a data processing apparatus and method for performing aligned access operations. The data processing apparatus comprises a register data store having a plurality of registers operable to store data elements, and a processor operable to perform a data processing operation on one or more data elements accessed in at least one of the registers. Further, access logic is provided which is operable in response to an access instruction to perform an access operation in order to move a number of data elements between specified registers and a portion of a memory, the portion having a start address specified by the access instruction. Further, the access instruction has an alignment specifier associated therewith which is settable either to a first value or one of a plurality of second values. The first value indicates that the start address is to be treated as byte aligned, and each of the second values indicates a different predetermined alignment that the start address is to be treated as conforming to. The access logic is then operable to adapt the access operation in dependence on the value of alignment specifier. This provides significantly improved flexibility in the performance of access operations.

    摘要翻译： 本发明提供一种用于执行对准访问操作的数据处理装置和方法。 数据处理装置包括具有可操作以存储数据元素的多个寄存器的寄存器数据存储器，以及可操作以对在至少一个寄存器中访问的一个或多个数据元素执行数据处理操作的处理器。 此外，提供访问逻辑，其可响应于访问指令而操作以执行访问操作，以便在指定的寄存器和存储器的一部分之间移动多个数据元素，该部分具有由访问指令指定的起始地址 。 此外，访问指令具有与其相关联的对齐说明符，其可设置为第一值或多个第二值中的一个。 第一个值表示起始地址被视为字节对齐，并且每个第二个值指示起始地址被视为符合的不同的预定对齐方式。 然后，访问逻辑可操作以根据对准说明符的值来适应访问操作。 这样可以显着提高访问操作性能的灵活性。

    Stack memory selection upon exception in a data processing system
    6.
    发明申请
    Stack memory selection upon exception in a data processing system 有权
    在数据处理系统中的异常堆栈存储器选择

    公开(公告)号：US20070266374A1

    公开(公告)日：2007-11-15

    申请号：US11431926

    申请日：2006-05-11

    申请人： Richard Grisenthwaite ,  Paul Kimelman ,  David Seal ,  David Rusling

    发明人： Richard Grisenthwaite ,  Paul Kimelman ,  David Seal ,  David Rusling

    IPC分类号： G06F9/44

    CPC分类号： G06F9/4812 ,  G06F9/3861 ,  G06F9/462

    摘要： A data processor 2 has privilege levels associated with it including a user level and a privileged level. The processor 2 also has multiple stack memories which can be used including one or more process stacks, a main stack and a deep stack. The stack memory to be used is de-coupled from the privilege level. An activation level state variable tracking the number of pending exceptions is held by the processor and used to modify which stack memory stores pending state values when an exception occurs. If the system is at a base level of activation, corresponding to currently no pending exceptions, then when an exception occurs the current state data is saved on the process stack with the main stack being available for the exception handling code. Particular exceptions can be flagged as requiring use of a deep stack rather than either the process stack or the main stack. If the system is not at the base level of activation, then the main stack is used to save state variables when an exception occurs rather than the process stack.

    摘要翻译： 数据处理器2具有与其相关联的特权级别，其包括用户级别和特权级别。 处理器2还具有可以使用的多个堆栈存储器，包括一个或多个处理堆栈，主堆栈和深堆栈。 要使用的堆栈内存从特权级别去耦合。 跟踪待处理异常的数量的激活级状态变量由处理器保存，并用于修改哪个堆栈存储器在发生异常时存储待处理的状态值。 如果系统处于激活的基本级别，对应于当前没有挂起的异常，则当发生异常时，当前状态数据保存在进程堆栈中，主堆栈可用于异常处理代码。 可以将特殊异常标记为需要使用深栈，而不是使用进程堆栈或主堆栈。 如果系统不在激活的基本级别，则主堆栈用于在异常发生时保存状态变量而不是进程堆栈。

    Interrupt masking control
    8.
    发明申请
    Interrupt masking control 有权
    中断屏蔽控制

    公开(公告)号：US20050138257A1

    公开(公告)日：2005-06-23

    申请号：US10886576

    申请日：2004-07-09

    申请人： Andrew Burdass ,  David Seal

    发明人： Andrew Burdass ,  David Seal

    IPC分类号： G06F9/48 ,  G06F9/46 ,  G06F13/24

    CPC分类号： G06F13/24

    摘要： A processor core 4 is provided with an interrupt controller 22 which serves to set an interrupt mask bit F and a hardware control when an interrupt fiq occurs. A masking control signal NMI serves to either allow or prevent the software clearing of the interrupt mask bit F.

    摘要翻译： 处理器核心4设置有中断控制器22，其用于设置中断屏蔽位F和发生中断信号时的硬件控制。 屏蔽控制信号NMI用于允许或阻止中断屏蔽位F的软件清零。

    Selecting subroutine return mechanisms
    9.
    发明申请
    Selecting subroutine return mechanisms 有权
    选择子程序返回机制

    公开(公告)号：US20060224866A1

    公开(公告)日：2006-10-05

    申请号：US11092984

    申请日：2005-03-30

    申请人： Richard Grisenthwaite ,  Paul Kimelman ,  David Seal

    发明人： Richard Grisenthwaite ,  Paul Kimelman ,  David Seal

    IPC分类号： G06F9/44

    CPC分类号： G06F9/3016 ,  G06F9/30054 ,  G06F9/322 ,  G06F9/4486

    摘要： Following execution of a subroutine, a return instruction is executed having an address as an input operand thereto. This input operand is compared with one or more predetermined values to detect a match and the return instruction response is selected in dependence upon whether or not a match is detected. Thus, the return address value can be used to invoke differing return instruction responses, such as an exception return response or a procedure return response. The one or more predetermined addresses may be conveniently allocated to the highest memory addresses within the memory map.

    摘要翻译： 在执行子程序之后，执行具有作为其输入操作数的地址的返回指令。 将该输入操作数与一个或多个预定值进行比较以检测匹配，并且根据是否检测到匹配来选择返回指令响应。 因此，返回地址值可以用于调用不同的返回指令响应，例如异常返回响应或过程返回响应。 可以方便地将一个或多个预定地址分配给存储器映射内的最高存储器地址。