利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

71 条记录 (耗时 0.023 秒)

    Three-Dimensional Memory Device
    1.
    发明申请
    Three-Dimensional Memory Device 有权
    三维存储器件

    公开(公告)号：US20100193861A1

    公开(公告)日：2010-08-05

    申请号：US12694339

    申请日：2010-01-27

    申请人： Sunil Shim ,  Hansoo Kim ,  Jaehoon Jang ,  Jaehun Jeong

    发明人： Sunil Shim ,  Hansoo Kim ,  Jaehoon Jang ,  Jaehun Jeong

    IPC分类号： H01L29/78

    CPC分类号： H01L27/11551 ,  G11C16/0483 ,  H01L27/11556 ,  H01L29/66825 ,  H01L29/7881

    摘要： A three-dimensional semiconductor device includes a semiconductor substrate, vertical channel structures arranged on the semiconductor substrate in a matrix, a P-type semiconductor layer disposed at the semiconductor substrate to be in direct with the vertical channel structures, and a common source line disposed at the semiconductor substrate between the vertical channel structures. The common source line may be in contact with the P-type semiconductor layer.

    摘要翻译： 三维半导体器件包括：半导体衬底，以矩阵形式布置在半导体衬底上的垂直沟道结构;设置在半导体衬底处以与垂直沟道结构直接相连的P型半导体层;以及布置的公共源极线 在垂直沟道结构之间的半导体衬底处。 公共源极线可以与P型半导体层接触。

    Three-dimensional memory device
    4.
    发明授权
    Three-dimensional memory device 有权
    三维存储设备

    公开(公告)号：US08115259B2

    公开(公告)日：2012-02-14

    申请号：US12694339

    申请日：2010-01-27

    申请人： Sunil Shim ,  Hansoo Kim ,  Jaehoon Jang ,  Jaehun Jeong

    发明人： Sunil Shim ,  Hansoo Kim ,  Jaehoon Jang ,  Jaehun Jeong

    IPC分类号： H01L21/70

    CPC分类号： H01L27/11551 ,  G11C16/0483 ,  H01L27/11556 ,  H01L29/66825 ,  H01L29/7881

    摘要： A three-dimensional semiconductor device includes a semiconductor substrate, vertical channel structures arranged on the semiconductor substrate in a matrix, a P-type semiconductor layer disposed at the semiconductor substrate to be in direct with the vertical channel structures, and a common source line disposed at the semiconductor substrate between the vertical channel structures. The common source line may be in contact with the P-type semiconductor layer.

    摘要翻译： 三维半导体器件包括：半导体衬底，以矩阵形式布置在半导体衬底上的垂直沟道结构;设置在半导体衬底处以与垂直沟道结构直接相连的P型半导体层;以及布置的公共源极线 在垂直沟道结构之间的半导体衬底处。 公共源极线可以与P型半导体层接触。

    NONVOLATILE MEMORY DEVICE
    6.
    发明申请
    NONVOLATILE MEMORY DEVICE 有权
    非易失性存储器件

    公开(公告)号：US20100224929A1

    公开(公告)日：2010-09-09

    申请号：US12718108

    申请日：2010-03-05

    申请人： Jaehun Jeong ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim ,  Suyoun Lee

    发明人： Jaehun Jeong ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim ,  Suyoun Lee

    IPC分类号： H01L29/792 ,  H01L29/788

    CPC分类号： H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

    摘要： A vertical NAND string nonvolatile memory device can include an upper dopant region disposed at an upper portion of an active pattern and can have a lower surface located a level higher than an upper surface of an upper selection gate pattern. A lower dopant region can be disposed at a lower portion of the active pattern and can have an upper surface located at a level lower than a lower surface of a lower selection gate pattern.

    摘要翻译： 垂直NAND串非易失性存储器件可以包括设置在有源图案的上部的上部掺杂剂区域，并且可以具有位于比上部选择栅极图案的上表面高的电平的下表面。 下掺杂剂区域可以设置在有源图案的下部，并且可以具有位于比下选择栅图案的下表面低的水平的上表面。

    Semiconductor device and method of forming the same
    9.
    发明授权
    Semiconductor device and method of forming the same 有权
    半导体器件及其形成方法

    公开(公告)号：US08519472B2

    公开(公告)日：2013-08-27

    申请号：US12831728

    申请日：2010-07-07

    申请人： Jaehun Jeong ,  Ju-Young Lim ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim ,  Jae-Joo Shim

    发明人： Jaehun Jeong ,  Ju-Young Lim ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim ,  Jae-Joo Shim

    IPC分类号： H01L29/792

    CPC分类号： H01L27/11578 ,  H01L27/11582

    摘要： A semiconductor device includes stacked-gate structures including a plurality of cell gate patterns and insulating patterns alternately stacked on a semiconductor substrate and extending in a first direction. Active patterns and gate dielectric patterns are disposed in the stacked-gate structures. The active patterns penetrate the stacked-gate structures and are spaced apart from each other in a second direction intersecting the first direction, and the gate dielectric patterns are interposed between the cell gate patterns and the active patterns and extend onto upper and lower surfaces of the cell gate patterns. The active patterns share the cell gate patterns in the stacked-gate structures.

    摘要翻译： 半导体器件包括堆叠栅结构，其包括多个单元栅极图案和交替层叠在半导体衬底上并沿第一方向延伸的绝缘图案。 有源图案和栅极电介质图案设置在堆叠栅极结构中。 有源图案穿透层叠栅极结构并且在与第一方向相交的第二方向上彼此间隔开，并且栅极电介质图案插入在单元栅极图案和有源图案之间并且延伸到第一方向的上表面和下表面 单元格栅格图案。 有源图案共享堆叠栅极结构中的单元栅极图案。

    Three-dimensional semiconductor memory device
    10.
    发明授权
    Three-dimensional semiconductor memory device 有权
    三维半导体存储器件

    公开(公告)号：US08507970B2

    公开(公告)日：2013-08-13

    申请号：US12818354

    申请日：2010-06-18

    申请人： Jaehun Jeong ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim

    发明人： Jaehun Jeong ,  Hansoo Kim ,  Jaehoon Jang ,  Sunil Shim

    IPC分类号： H01L29/788

    CPC分类号： H01L27/115 ,  H01L27/105 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582

    摘要： In a three-dimensional semiconductor memory device, the device includes a semiconductor substrate having a recessed region, an active pattern extending in a direction transverse to the recessed region, an insulating pillar being adjacent to the active pattern and extending in the direction transverse to the recessed region, and a lower select gate facing the active pattern and extending horizontally on the semiconductor substrate. The active pattern is disposed between the insulating pillar and the lower select gate.

    摘要翻译： 在三维半导体存储器件中，该器件包括具有凹陷区域的半导体衬底，在垂直于凹陷区域的方向上延伸的有源图案，与活性图案相邻的绝缘柱， 凹入区域和面向有源图案的下选择栅极并在半导体衬底上水平延伸。 有源图案设置在绝缘柱和下选择栅之间。