公开(公告)号：US6116783A

公开(公告)日：2000-09-12

申请号：US142139

申请日：1998-09-02

申请人： Takeki Shirai ,  Shigeru Ebina ,  Mitsuaki Honma ,  Tomozumi Murata

发明人： Takeki Shirai ,  Shigeru Ebina ,  Mitsuaki Honma ,  Tomozumi Murata

IPC分类号： F16C29/06 ,  F16C33/38 ,  F16C33/41

CPC分类号： F16C29/0657 ,  F16C33/3825 ,  F16C33/416 ,  F16C2220/04

摘要： The present invention relates to a ball chain used by being integrated to, for example, a ball endless track of a linear guide device for endless sliding in which a number of balls are arranged in one row and rollably held, particularly to a ball chain which is most pertinent to a linear guide device having a ball rolling groove in a shape of a Gothic arch. According to the ball chain, the number of balls are arranged in one row and the balls are held rollably, each of the balls is pinched by a pair of spherical seats and the spherical seats are connected to each other by flange portions to thereby constitute a ball holding unit and a plurality of the ball holding units are connected in a shape of a rosary by a flexible connecting portion. Further, the spherical seats and the flange portions are molded by a resin material whereas the connecting portion is formed by a material having a tensile strength larger than that of the resin material.

摘要翻译： PCT No.PCT / JP98 / 00120 Sec。 371日期：1998年9月2日 102（e）1998年9月2日PCT 1998年1月14日PCT PCT。 第WO98 / 31945号公报 日期：1998年7月23日本发明涉及一种球链，其通过集成到例如用于环形滑动的直线导引装置的球环形轨道中，其中多个球排列成一排并且可滚动地保持，特别是 涉及一种与具有哥特式拱形的滚珠滚动槽的直线导向装置最相关的球链。 根据球链，球的数量排成一列，滚珠保持滚动，每个球被一对球形座夹住，球形座通过凸缘部彼此连接从而构成 球保持单元和多个球保持单元通过柔性连接部分连接为念珠的形状。 此外，球形座和凸缘部分由树脂材料模制，而连接部分由具有大于树脂材料的抗拉强度的材料形成。

公开(公告)号：US6152602A

公开(公告)日：2000-11-28

申请号：US230541

申请日：1999-01-28

申请人： Mitsuaki Honma ,  Tomozumi Murata

发明人： Mitsuaki Honma ,  Tomozumi Murata

IPC分类号： F16C29/06 ,  F16C33/37 ,  F16C33/38 ,  F16C33/46 ,  F16C33/64

CPC分类号： F16C33/3825 ,  F16C29/0676 ,  F16C29/0695 ,  F16C29/0697 ,  F16D3/065

摘要： An object of the present invention is to provide a ball spline unit enabling the balls to smoothly circulate without increasing a size of the ball spline unit, and enabling to be integrally molded by accurately setting a position of a resin portion to be formed to an outer cylinder. To achieve the object, the present invention is characterized in that at least one of the unloaded ball passage, retainer portions and ball direction changing passage inner peripheral portions is integrally molded with the outer cylinder in accordance with an insert molding method in which the outer cylinder is positioned within a molding die with reference to the loaded ball rolling grooves.

摘要翻译： PCT No.PCT / JP97 / 01853 Sec。 371日期1999年1月28日 102（e）日期1999年1月28日PCT提交1997年5月30日PCT公布。 公开号WO98 / 54474 日本1998年12月3日本发明的目的是提供一种滚珠花键单元，其能够使球平滑地循环，而不增加滚珠花键单元的尺寸，并且能够通过将树脂部分的位置精确地设定为 形成为外筒。 为了实现该目的，本发明的特征在于，根据插入成型方法，将无载球通道，保持器部分和滚珠方向改变通道内周部分中的至少一个与外筒一体地模制，其中外筒 相对于负载的滚珠滚动槽位于成型模具内。

公开(公告)号：US5988883A

公开(公告)日：1999-11-23

申请号：US117037

申请日：1998-07-23

申请人： Hiroshi Takamatu ,  Hiroaki Mochizuki ,  Tomozumi Murata ,  Mitsuaki Honma

发明人： Hiroshi Takamatu ,  Hiroaki Mochizuki ,  Tomozumi Murata ,  Mitsuaki Honma

IPC分类号： F16C29/06 ,  F16C33/38 ,  F16C33/56 ,  F16C43/08

CPC分类号： F16C29/0659 ,  F16C33/3825 ,  F16C33/56 ,  Y10T29/49691

摘要： An endless retainer of a guide device including a number of rolling bodies arranged at predetermined intervals for rolling at an inside of an infinite track formed in the guide device, a flexible resin connector having interposing portions interposed among the respective rolling bodies and connecting portions for connecting the respective interposing portions for holding the number of rolling bodies in an aligned state and rotatably, and the resin connector is molded by an injection molding with the rolling bodies as cores by using a resin having a dimension change rate before and after an oil absorbing or a water absorbing treatment larger than a mold shrinkage rate and is provided with clearances between the resin connector and the rolling bodies formed by the oil absorbing or the water absorbing treatment whereby handling thereof is facilitated without detaching the rolling bodies, automation of integrating the endless retainer to the guide device can be carried out and extremely smooth rotatability can be provided to the rolling bodies with certainty.

摘要翻译： PCT No.PCT / JP96 / 03766 Sec。 371日期：1998年7月23日 102（e）日期1998年7月23日PCT 1996年12月24日PCT公布。 第WO98 / 28549号公报 日期1998年7月2日，一种引导装置的无端保持器，包括：多个滚动体，其以预定间隔布置，用于在形成于引导装置中的无限轨道的内侧滚动;柔性树脂连接器，其具有介于各滚动体 以及用于连接各个插入部分的连接部分，用于将滚动体的数量保持在对准状态并可旋转，并且树脂连接器通过注射模制而成型，其中滚动体为芯，通过使用具有尺寸变化率的树脂和 在大于模具收缩率的吸油或吸水处理之后，在树脂连接器和通过吸油或吸水处理形成的滚动体之间设置有间隙，从而在不分离滚动体的情况下便于处理，而自动化 可以实现将环形保持器整合到引导装置 并且可以确实地向滚动体提供极其平滑的可旋转性。

公开(公告)号：US08547744B2

公开(公告)日：2013-10-01

申请号：US13185755

申请日：2011-07-19

申请人： Yuko Namiki ,  Mitsuaki Honma

发明人： Yuko Namiki ,  Mitsuaki Honma

IPC分类号： G11C16/04

CPC分类号： G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/3418

摘要： According to one embodiment, a nonvolatile semiconductor memory device includes memory cells storing data in a nonvolatile manner, word lines connected to the memory cells and including a first word line and a second word line which is n-th (n is an integer of 1 or more) from the first word line, and a control circuit configured to control a voltage of a word line to write data to a memory cell so that data are written in order from the first word line to the second word line. In a write sequence of the first word line, the control circuit applies a writing voltage to the second word line before writing a memory cell connected to the first word line.

摘要翻译： 根据一个实施例，非易失性半导体存储器件包括以非易失性方式存储数据的存储单元，连接到存储单元的字线，并且包括第n字的第一字线和第二字线（n是整数1） 或更多），以及控制电路，被配置为控制字线的电压以将数据写入存储器单元，使得从第一字线到第二字线的顺序写入数据。 在第一字线的写入序列中，控制电路在写入连接到第一字线的存储单元之前，向第二字线施加写入电压。

公开(公告)号：US08493788B2

公开(公告)日：2013-07-23

申请号：US13038928

申请日：2011-03-02

申请人： Yuko Namiki ,  Mitsuaki Honma

发明人： Yuko Namiki ,  Mitsuaki Honma

IPC分类号： G11C11/34 ,  G11C16/04

CPC分类号： G11C16/0483 ,  G11C16/04

摘要： According to one embodiment, a semiconductor memory device includes a memory cell array, a column decoder, and a control circuit configured to control the memory cell array and the column decoder. The control circuit is configured to load program data from outside, to execute a first data program in a first even-numbered bit line, to execute a second data program in a first odd-numbered bit line, to execute a verify read of the programmed bit lines, to determine whether a value of the verify read is programmed up to a predetermined threshold value, and to change, in a case where the value of the verify read fails to be programmed to the predetermined threshold value, an order of the first and second data programs, to execute the second data program in the first odd-numbered bit line, and then to execute the first data program in the first even-numbered bit line.

摘要翻译： 根据一个实施例，半导体存储器件包括存储单元阵列，列解码器和被配置为控制存储单元阵列和列解码器的控制电路。 控制电路被配置为从外部加载程序数据，以执行第一偶数位线中的第一数据程序，以执行第一奇数位线中的第二数据程序，以执行编程的校验读 位线，以确定验证读取的值是否被编程到预定阈值，并且在验证读取的值不能被编程到预定阈值的情况下，改变第一 和第二数据程序，以执行第一奇数位线中的第二数据程序，然后执行第一偶数位线中的第一数据程序。

公开(公告)号：US08164961B2

公开(公告)日：2012-04-24

申请号：US12685982

申请日：2010-01-12

申请人： Mitsuaki Honma

发明人： Mitsuaki Honma

IPC分类号： G11C7/00 ,  G11C7/22

CPC分类号： G11C7/1006 ,  G06F11/1068 ,  G11C16/0483 ,  G11C16/26

摘要： A nonvolatile semiconductor memory device includes a memory cell, latch circuits, and an arithmetic operation circuit. The memory cell stores data by a difference in threshold voltage. A read operation is performed twice or more on the memory cell under the same read conditions, and the latch circuits store a plurality of read data. The arithmetic operation circuit takes majority decision of the plurality of data stored in the latch circuits and decides data determined by the majority decision as data stored in the memory cell.

摘要翻译： 非易失性半导体存储器件包括存储单元，锁存电路和算术运算电路。 存储单元通过阈值电压差来存储数据。 在相同的读取条件下，在存储器单元上进行两次或更多次的读取操作，并且锁存电路存储多个读取数据。 算术运算电路取决于存储在锁存电路中的多个数据的多数决定，并且将由多数决定确定的数据判定为存储在存储单元中的数据。

公开(公告)号：US20120054416A1

公开(公告)日：2012-03-01

申请号：US13050431

申请日：2011-03-17

申请人： Naoki KOBAYASHI ,  Mitsuaki Honma ,  Noboru Shibata

发明人： Naoki KOBAYASHI ,  Mitsuaki Honma ,  Noboru Shibata

IPC分类号： G06F12/02

CPC分类号： G11C11/5628

摘要： According to one embodiment, a system includes a memory, a controller which controls an operation of the memory in a data program, and data bus which connects the memory to the controller. The memory comprises a memory cell array with memory cells which have a bit assignment to 2x (x is an integer number of 3 or more) threshold distributions, each memory cell storing x bits, and a control circuit which controls the data program of x bits to the memory cells. The controller comprises a first step generating y bit (y is an integer number and y

摘要翻译： 根据一个实施例，系统包括存储器，控制数据程序中的存储器的操作的控制器以及将存储器连接到控制器的数据总线。 存储器包括具有存储器单元的存储器单元阵列，其具有位分配为2x（x为3或更多的整数）阈值分布，每个存储单元存储x位，以及控制电路，其控制x位数据程序 到记忆体细胞。 控制器包括基于x位产生y位（y为整数和y

公开(公告)号：US20120002470A1

公开(公告)日：2012-01-05

申请号：US13175176

申请日：2011-07-01

申请人： Takuya FUTATSUYAMA ,  Mitsuaki Honma

发明人： Takuya FUTATSUYAMA ,  Mitsuaki Honma

IPC分类号： G11C16/10 ,  G11C16/04

CPC分类号： G11C11/5628 ,  G11C16/0483 ,  G11C16/3418 ,  G11C16/3459 ,  G11C2211/5621

摘要： A non-volatile semiconductor memory device according to an embodiment includes a data write portion, the data write portion includes, in a write loop, a first operation mode of sequentially performing a program operation and a first verify operation, and a second operation mode of sequentially performing the program operation, the first verify operation, and a second verify operation, and the data write portion includes, in the first verify operation, precharging a bit-line connected to the first memory cell and a bit-line connected to a second memory cell adjacent to the first memory cell and verifying data of the first memory cell, then in the second verify operation, when the write to the second memory cell is completed, without precharging the bit-line connected to the second memory cell, precharging the bit-line connected to the first memory cell and verifying data of the first memory cell.

摘要翻译： 根据实施例的非易失性半导体存储器件包括数据写入部分，数据写入部分在写入循环中包括顺序地执行编程操作和第一校验操作的第一操作模式和第二操作模式 顺序地执行编程操作，第一验证操作和第二验证操作，并且数据写入部分在第一验证操作中包括对连接到第一存储器单元的位线和连接到第二存储器单元的位线进行预充电 与所述第一存储单元相邻并且验证所述第一存储器单元的数据，则在所述第二验证操作中，当对所述第二存储单元的写入完成时，在不预先充电连接到所述第二存储单元的位线的情况下， 位线连接到第一存储器单元并且验证第一存储器单元的数据。

公开(公告)号：US07872910B2

公开(公告)日：2011-01-18

申请号：US12397369

申请日：2009-03-04

申请人： Mitsuaki Honma ,  Noboru Shibata ,  Hironori Uchikawa

发明人： Mitsuaki Honma ,  Noboru Shibata ,  Hironori Uchikawa

IPC分类号： G11C11/34

CPC分类号： G11C11/5628 ,  G06F11/1072 ,  G11C2211/5646

摘要： In a memory cell array, memory cells enabled to store plural-bit data are arranged in matrix. The bit-line control circuit is connected to bit-lines to control the bit-lines. A word line control circuit applies a plural-bit data read voltage as a word line voltage to the word line. The plural-bit data read voltage is larger than an upper limit of one of plural threshold voltage distributions and smaller than a lower limit of another threshold voltage distribution. Furthermore, it applies a soft-value read voltage as a word line voltage to the word line. The soft-value read voltage is smaller than an upper limit of a threshold voltage distribution and larger than a lower limit thereof. The likelihood calculation circuit calculates likelihood of the plural-bit data stores in the memory cells based on the soft-value.

摘要翻译： 在存储单元阵列中，能够存储多位数据的存储单元被排列成矩阵。 位线控制电路连接到位线以控制位线。 字线控制电路将多位数据读取电压作为字线电压施加到字线。 多位数据读取电压大于多个阈值电压分布中的一个的上限，并且小于另一个阈值电压分布的下限。 此外，它将软值读取电压作为字线电压施加到字线。 软值读取电压小于阈值电压分布的上限并且大于其下限。 似然度计算电路基于软值来计算存储单元中的多位数据存储的可能性。

公开(公告)号：US07808821B2

公开(公告)日：2010-10-05

申请号：US12204207

申请日：2008-09-04

申请人： Mikio Ogawa ,  Katsuaki Isobe ,  Yoshikazu Takeyama ,  Mitsuaki Honma ,  Noboru Shibata

发明人： Mikio Ogawa ,  Katsuaki Isobe ,  Yoshikazu Takeyama ,  Mitsuaki Honma ,  Noboru Shibata

IPC分类号： G11C16/04

CPC分类号： G11C11/5628 ,  G11C16/0483 ,  G11C2211/5621

摘要： A write controller performs verification for checking whether each memory cell is on a predetermined verification level. For a memory cell to be written to a voltage level higher than the predetermined verification level, the write controller stores, in first and second latch circuits, the number of times of write to be performed by a write voltage after the verification. Whenever write is performed by the write voltage, the write controller updates the number of times of write stored in the first and second latch circuits. After write is performed the number of times of write by the write voltage, the write controller performs write by an intermediate voltage lower than the write voltage.

摘要翻译： 写入控制器执行用于检查每个存储单元是否处于预定验证级别的验证。 对于要写入高于预定验证电平的电压电平的存储单元，写入控制器在第一和第二锁存电路中存储在验证之后由写入电压执行的写入次数。 无论何时通过写入电压执行写入，写入控制器更新存储在第一和第二锁存电路中的写入次数。 在通过写入电压执行写入次数之后，写入控制器通过低于写入电压的中间电压来执行写入。