利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.023 秒)

    Method of extending the areas of clear field phase shift generation
    3.
    发明授权
    Method of extending the areas of clear field phase shift generation 有权
    扩展清除场相移生成区域的方法

    公开(公告)号：US06818358B1

    公开(公告)日：2004-11-16

    申请号：US10016439

    申请日：2001-12-11

    申请人： Todd P. Lukanc ,  Christopher A. Spence

    发明人： Todd P. Lukanc ,  Christopher A. Spence

    IPC分类号： G03F900

    CPC分类号： G03F1/30

    摘要： An exemplary Full Phase patterning method involves patterning gates to increase process margins from conventional methods. This technique can define all poly patterns with a phase mask, using only a field or trim mask to resolve conflicts in the phase mask. The trim mask exposes a series of lines that either separates the different phase areas where patterns not desired or minimizes the range of sizes of the phase patterns next to a critical gate area.

    摘要翻译： 示例性的全相图案化方法包括图案化门以增加与常规方法的工艺裕度。 该技术可以使用相位掩模定义所有多边形图案，只使用字段或修剪蒙版来解决相位掩码中的冲突。 修剪掩模暴露一系列线，其中分离不期望的图案的不同相位区域，或者使关键栅极区域旁边的相位图案的尺寸范围最小化。

    Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
    4.
    发明授权
    Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results 有权
    计量配方生成方法和系统，设计，模拟和计量结果的审查和分析

    公开(公告)号：US07207017B1

    公开(公告)日：2007-04-17

    申请号：US10865047

    申请日：2004-06-10

    申请人： Cyrus Tabery ,  Chris Haidinyak ,  Todd P. Lukanc ,  Luigi Capodieci ,  Carl P. Babcock ,  Hung-eil Kim ,  Christopher A. Spence

    发明人： Cyrus Tabery ,  Chris Haidinyak ,  Todd P. Lukanc ,  Luigi Capodieci ,  Carl P. Babcock ,  Hung-eil Kim ,  Christopher A. Spence

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5081

    摘要： A method of generating a metrology recipe includes identifying regions of interest within a device layout. A coordinate list, which corresponds to the identified regions of interest, can be provided and used to create a clipped layout, which can be represented by a clipped layout data file. The clipped layout data file and corresponding coordinate list can be provided and converted into a metrology recipe for guiding one or more metrology instruments in testing a processed wafer and/or reticle. The experimental metrology results received in response to the metrology request can be linked to corresponding design data and simulation data and stored in a queriable database system.

    摘要翻译： 生成计量配方的方法包括识别设备布局内的感兴趣区域。 可以提供对应于所识别的感兴趣区域的坐标列表并用于创建剪切布局，其可以由剪切布局数据文件表示。 裁剪的布局数据文件和相应的坐标列表可以被提供并转换成用于在测试处理的晶片和/或掩模版时引导一个或多个计量仪器的计量配方。 根据测量要求收到的实验测量结果可以与相应的设计数据和仿真数据相关联，并存储在可数据库系统中。

    Predefined critical spaces in IC patterning to reduce line end pull back
    7.
    发明授权
    Predefined critical spaces in IC patterning to reduce line end pull back 有权
    IC图案化中预定的关键空间，以减少线端拉回

    公开(公告)号：US07071085B1

    公开(公告)日：2006-07-04

    申请号：US10852876

    申请日：2004-05-25

    申请人： Todd P. Lukanc ,  Luigi Capodieci ,  Christopher A. Spence ,  Joerg Reiss ,  Sarah N. McGowan

    发明人： Todd P. Lukanc ,  Luigi Capodieci ,  Christopher A. Spence ,  Joerg Reiss ,  Sarah N. McGowan

    IPC分类号： H01L21/475

    CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  Y10S438/947

    摘要： The invention includes an apparatus and a method of manufacturing such apparatus including the steps of: forming a layer to be patterned, forming a photosensitive layer over the layer to be patterned, patterning the photosensitive layer to form a pattern including a horizontal line and a vertical line without a space therebetween, transferring the pattern to the layer to be patterned, forming a second photosensitive layer over the pattern, patterning the second photosensitive layer to form a second pattern including a space aligned between the horizontal line and the vertical line, and transferring the second pattern to the layer to be patterned to form a third pattern including a horizontal line and a vertical line with a space therebetween, the space including a width dimension achievable at a resolution limit of lithography.

    摘要翻译： 本发明包括一种制造这种设备的装置和方法，包括以下步骤：形成待图案化的层，在待图案化的层上形成感光层，使光敏层形成图案，形成包括水平线和垂直线 将图案转移到待图案化的层上，在图案上形成第二感光层，图案化第二感光层以形成包括在水平线和垂直线之间对准的空间的第二图案，并且转印 第二图案到要被图案化的层以形成包括水平线和在其间具有空间的垂直线的第三图案，该空间包括在光刻的分辨率极限下可实现的宽度尺寸。

    Method of enhancing clear field phase shift masks with chrome border around phase 180 regions
    8.
    发明授权
    Method of enhancing clear field phase shift masks with chrome border around phase 180 regions 有权
    在相位180区域附近用镀铬边框增强清除场相移掩模的方法

    公开(公告)号：US06749971B2

    公开(公告)日：2004-06-15

    申请号：US10016710

    申请日：2001-12-11

    申请人： Todd P. Lukanc ,  Christopher A. Spence

    发明人： Todd P. Lukanc ,  Christopher A. Spence

    IPC分类号： G03F900

    CPC分类号： G03F1/30 ,  G03F1/70

    摘要： A mask generation method can enhance clear field phase shift masks using a chrome border around phase 180 regions. An exemplary method involves identifying edges of a 180 degree phase pattern, expanding these edges, and merging the expansions with chrome. An alternative method involves oversizing and undersizing phase 180 data, taking the difference, and merging the difference with chrome. The chrome region on the phase mask can improve mask generation by allowing the chrome on the mask to fully define the quartz etch.

    摘要翻译： 掩模生成方法可以使用围绕相位180区域的镀铬边框增强清晰的场相移掩模。 一个示例性的方法包括识别180度相位图案的边缘，展开这些边缘，以及使用chrome合并展开。 另一种方法是超过180度的数据，并将其与铬相结合。 相位掩模上的铬区域可以通过使掩模上的铬完全限定石英蚀刻来改善掩模生成。

    Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
    10.
    发明授权
    Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin 有权
    通过考虑布局交互以及额外的可制造性边际来优化集成电路布局

    公开(公告)号：US07313769B1

    公开(公告)日：2007-12-25

    申请号：US10790381

    申请日：2004-03-01

    申请人： Todd P. Lukanc ,  Cyrus E. Tabery ,  Luigi Capodieci ,  Carl Babcock ,  Hung-Eil Kim ,  Christopher A. Spence ,  Chris Haidinyak

    发明人： Todd P. Lukanc ,  Cyrus E. Tabery ,  Luigi Capodieci ,  Carl Babcock ,  Hung-Eil Kim ,  Christopher A. Spence ,  Chris Haidinyak

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5081

    摘要： A method of producing a layout representation corresponding to an integrated circuit (IC) device design can include generating an initial layout representation in accordance with a predetermined set of design rules and simulating how structures within the initial layout representation will pattern on a wafer. Based on the simulation, portions of the layout representation, which include structures demonstrating poor manufacturability and/or portions of the layout representation in which extra manufacturability margin is present, can be identified. Portions of the layout representation including structures demonstrating poor manufacturability and/or in which extra manufacturability margin is present can be modified to optimize the layout representation.

    摘要翻译： 产生对应于集成电路（IC）设备设计的布局表示的方法可以包括根据预定的一组设计规则生成初始布局表示，并且模拟初始布局表示中的结构如何在晶片上进行图案化。 基于模拟，可以识别布局表示的部分，其包括展示不良可制造性的结构和/或其中存在额外的可制造裕度的布局表示的部分。 可以修改布局表示的部分，包括显示不良可制造性的结构和/或存在额外的可制造性裕度的部分，以优化布局表示。