公开(公告)号：US08524551B2

公开(公告)日：2013-09-03

申请号：US13547067

申请日：2012-07-12

申请人： Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Tony Vanhoucke

发明人： Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Tony Vanhoucke

IPC分类号： H01L21/337

CPC分类号： H01L29/66242 ,  H01L29/1004 ,  H01L29/7378

摘要： A method of forming a heterojunction bipolar transistor by depositing a first stack comprising an polysilicon layer and a sacrificial layer on a mono-crystalline silicon substrate surface; patterning that stack to form a trench extending to the substrate; depositing a silicon layer over the resultant structure; depositing a silicon-germanium-carbon layer over the resultant structure; selectively removing the silicon-germanium-carbon layer from the sidewalls of the trench; depositing a boron-doped silicon-germanium-carbon layer over the resultant structure; depositing a further silicon-germanium-carbon layer over the resultant structure; depositing a boron-doped further silicon layer over the resultant structure; forming dielectric spacers on the trench sidewalls; filling the trench with emitter material; exposing polysilicon regions outside the trench side walls by selectively removing the sacrificial layer; implanting boron impurities into the exposed polysilicon regions to define base implants; and exposing the resultant structure to a thermal budget for annealing the boron impurities.

摘要翻译： 一种通过在单晶硅衬底表面上沉积包括多晶硅层和牺牲层的第一堆叠来形成异质结双极晶体管的方法; 图案化该叠层以形成延伸到衬底的沟槽; 在所得结构上沉积硅层; 在所得结构上沉积硅 - 锗 - 碳层; 从沟槽的侧壁选择性地去除硅 - 锗 - 碳层; 在所得结构上沉积硼掺杂的硅 - 锗 - 碳层; 在所得结构上沉积另外的硅 - 锗 - 碳层; 在所得结构上沉积硼掺杂的另外的硅层; 在沟槽侧壁上形成电介质间隔物; 用发射体材料填充沟槽; 通过选择性地去除牺牲层来暴露沟槽侧壁外的多晶硅区域; 将硼杂质注入暴露的多晶硅区域以限定基底植入物; 并将所得结构暴露于用于退火硼杂质的热预算。

公开(公告)号：US20120168908A1

公开(公告)日：2012-07-05

申请号：US13076290

申请日：2011-03-30

申请人： Tony Vanhoucke ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Philippe Meunier-Beillard

发明人： Tony Vanhoucke ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Philippe Meunier-Beillard

IPC分类号： H01L29/70 ,  H01L21/328

CPC分类号： H01L29/66318 ,  H01L29/0817 ,  H01L29/66242

摘要： A bipolar transistor is fabricated having a collector (52) in a substrate (1) and a base (57, 58) and an emitter (59) formed over the substrate. The base has a stack region (57) which is laterally separated from the emitter (59) by an electrically insulating spacer (71). The insulating spacer (71) has a width dimension at its top end at least as large as the width dimension at its bottom end and forms a Γ-shape or an oblique shape. The profile reduces the risk of silicide bridging at the top of the spacer in subsequent processing, while maintaining the width of emitter window.

摘要翻译： 制造了在衬底（1）中具有集电体（52）和形成在衬底上的基极（57,58）和发射极（59）的双极晶体管。 底座具有通过电绝缘间隔件（71）与发射器（59）横向分开的堆叠区域（57）。 绝缘间隔件（71）的顶端的宽度尺寸至少与其底端的宽度尺寸一样大，并形成一个“G”形或一个倾斜的形状。 该轮廓降低了后续处理中间隔物顶部的硅化物桥接的风险，同时保持了发射器窗口的宽度。

公开(公告)号：US08242500B2

公开(公告)日：2012-08-14

申请号：US13005435

申请日：2011-01-12

申请人： Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Tony Vanhoucke

发明人： Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Tony Vanhoucke

IPC分类号： H01L29/04

CPC分类号： H01L29/66242 ,  H01L29/1004 ,  H01L29/7378

摘要： Disclosed is a method of forming a heterojunction bipolar transistor (HBT), comprising depositing a first stack comprising an polysilicon layer (16) and a sacrificial layer (18) on a mono-crystalline silicon substrate surface (10); patterning the first stack to form a trench (22) extending to the substrate; depositing a silicon layer (24) over the resultant structure; depositing a silicon-germanium-carbon layer (26) over the resultant structure; selectively removing the silicon-germanium-carbon layer (26) from the sidewalls of the trench (22); depositing a boron-doped silicon-germanium-carbon layer (28) over the resultant structure; depositing a further silicon-germanium-carbon layer (30) over the resultant structure; depositing a boron-doped further silicon layer (32) over the resultant structure; forming dielectric spacers (34) on the sidewalls of the trench (22); filling the trench (22) with an emitter material (36); exposing polysilicon regions (16) outside the side walls of the trench by selectively removing the sacrificial layer (18) of the first stack; implanting boron impurities into the exposed polysilicon regions (16) to define base implants; and exposing the resultant structure to a thermal budget for annealing the boron impurities. A HBT formed by this method is also disclosed.

摘要翻译： 公开了一种形成异质结双极晶体管（HBT）的方法，包括在单晶硅衬底表面（10）上沉积包括多晶硅层（16）和牺牲层（18）的第一堆叠; 图案化第一堆叠以形成延伸到衬底的沟槽（22）; 在所得结构上沉积硅层（24）; 在所得结构上沉积硅 - 锗 - 碳层（26）; 从所述沟槽（22）的侧壁选择性地去除所述硅 - 锗 - 碳层（26）。 在所得结构上沉积硼掺杂的硅 - 锗 - 碳层（28）; 在所得结构上沉积另外的硅 - 锗 - 碳层（30）; 在所得结构上沉积硼掺杂的另外的硅层（32）; 在所述沟槽（22）的侧壁上形成介电间隔物（34）; 用发射体材料（36）填充沟槽（22）; 通过选择性地去除第一堆叠的牺牲层（18），在沟槽的侧壁外露出多晶硅区域（16）; 将硼杂质注入暴露的多晶硅区域（16）中以限定基底植入物; 并将所得结构暴露于用于退火硼杂质的热预算。 还公开了通过该方法形成的HBT。

公开(公告)号：US08704335B2

公开(公告)日：2014-04-22

申请号：US13076290

申请日：2011-03-30

申请人： Tony Vanhoucke ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Philippe Meunier-Beillard

发明人： Tony Vanhoucke ,  Johannes Josephus Theodorus Marinus Donkers ,  Hans Mertens ,  Philippe Meunier-Beillard

IPC分类号： H01L29/66 ,  H01L29/06 ,  H01L21/331 ,  H01L21/00

CPC分类号： H01L29/66318 ,  H01L29/0817 ,  H01L29/66242

摘要： A bipolar transistor is fabricated having a collector (52) in a substrate (1) and a base (57, 58) and an emitter (59) formed over the substrate. The base has a stack region (57) which is laterally separated from the emitter (59) by an electrically insulating spacer (71). The insulating spacer (71) has a width dimension at its top end at least as large as the width dimension at its bottom end and forms a Γ-shape or an oblique shape. The profile reduces the risk of silicide bridging at the top of the spacer in subsequent processing, while maintaining the width of emitter window.

摘要翻译： 制造了在衬底（1）中具有集电体（52）和形成在衬底上的基极（57,58）和发射极（59）的双极晶体管。 底座具有通过电绝缘间隔件（71）与发射器（59）横向分开的堆叠区域（57）。 绝缘间隔件（71）的顶端的宽度尺寸至少与其底端的宽度尺寸一样大，并形成一个“G”形或一个倾斜的形状。 该轮廓降低了后续处理中间隔物顶部的硅化物桥接的风险，同时保持了发射器窗口的宽度。

公开(公告)号：US08173511B2

公开(公告)日：2012-05-08

申请号：US12094303

申请日：2006-10-29

申请人： Joost Melai ,  Erwin Hijzen ,  Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers

发明人： Joost Melai ,  Erwin Hijzen ,  Philippe Meunier-Beillard ,  Johannes Josephus Theodorus Marinus Donkers

IPC分类号： H01L21/331 ,  H01L21/8222

CPC分类号： H01L29/66242 ,  H01L29/66287

摘要： The invention relates to a method of manufacturing a semiconductor device (10) with a substrate (11) and a semiconductor body (12) which is provided with at least one bipolar transistor having an emitter region (1), a base region (2) and a collector region (3), wherein in the semiconductor body (12) a first semiconductor region (13) is formed that forms one (3) of the collector and emitter regions (1,3) and on the surface of the semiconductor body (12) a stack of layers is formed comprising a first insulating layer (4), a polycrystalline semiconductor layer (5) and a second insulating layer (6) in which stack an opening (7) is formed, after which by non-selective epitaxial growth a further semiconductor layer (22) is deposited of which a monocrystalline horizontal part on the bottom of the opening (7) forms the base region (2) and of which a polycrystalline vertical part (2A) on a side face of the opening (7) is connected to the polycrystalline semiconductor layer (5), after which spacers (S) are formed parallel to the side face of the opening (7) and a second semiconductor region (31) is formed between said spacers (S) forming the other one (1) of the emitter and collector regions (1,3). According to the invention the above method is characterized in that before the further semiconductor layer (22) is deposited, the second insulating layer (6) is provided with an end portion (6A) that viewed in projection overhangs an end portion (5A) of the underlying semiconductor layer (5). In this way bipolar transistor devices can be obtained with good high frequency properties in a cost effective manner.

摘要翻译： 本发明涉及一种制造半导体器件（10）的方法，所述半导体器件（10）具有衬底（11）和半导体本体（12），所述半导体器件（12）具有至少一个具有发射极区域（1），基极区域（2） 和集电极区域（3），其中在所述半导体本体（12）中形成第一半导体区域（13），所述第一半导体区域形成所述集电极和发射极区域（1,3）中的一个（3）并且在所述半导体主体 （12）形成一叠层，其包括形成有开口（7）的第一绝缘层（4），多晶半导体层（5）和第二绝缘层（6），之后通过非选择性 外延生长沉积另外的半导体层（22），其中开口（7）的底部上的单晶水平部分形成基部区域（2），并且在该开口的侧面上具有多晶垂直部分（2A） （7）连接到多晶半导体层（5），之后是间隔 （S）形成为平行于开口（7）的侧面，并且在形成发射极和集电极区域（1,3）的另一个（1）的所述间隔物（S）之间形成第二半导体区域（31） ）。 根据本发明，上述方法的特征在于，在沉积另外的半导体层（22）之前，第二绝缘层（6）设置有端部（6A），其从突出部分观察到突出部分 底层半导体层（5）。 以这种方式，可以以成本有效的方式获得具有良好高频特性的双极晶体管器件。

公开(公告)号：US20110269289A1

公开(公告)日：2011-11-03

申请号：US13054483

申请日：2009-07-08

申请人： Philippe Meunier-Beillard ,  Hans Mertens

发明人： Philippe Meunier-Beillard ,  Hans Mertens

IPC分类号： H01L21/331

CPC分类号： H01L21/8249 ,  H01L27/0623 ,  H01L29/66242 ,  H01L29/66272

摘要： A method of manufacturing a transistor device (600), wherein the method comprises forming a trench (106) in a substrate (102), only partially filling the trench (106) with electrically insulating material (202), and implanting a collector region (304) of a bipolar transistor (608) of the transistor device (600) through the only partially filled trench (106).

摘要翻译： 一种制造晶体管器件（600）的方法，其中所述方法包括在衬底（102）中形成沟槽（106），仅用电绝缘材料（202）部分地填充沟槽（106），以及注入集电极区域 304）通过仅部分填充的沟槽（106）的晶体管器件（600）的双极晶体管（608）。

公开(公告)号：US08592228B2

公开(公告)日：2013-11-26

申请号：US12515590

申请日：2007-11-15

申请人： Johannes Donkers ,  Erwin Hijzen ,  Philippe Meunier-Beillard ,  Gerhard Koops

发明人： Johannes Donkers ,  Erwin Hijzen ,  Philippe Meunier-Beillard ,  Gerhard Koops

IPC分类号： H01L21/00

CPC分类号： B81C1/00293 ,  B81B2201/0271 ,  B81C2203/0145

摘要： A method of manufacturing a structure (1100), the method comprising forming a cap element (401) on a substrate (101), removing material (103) of the substrate (101) below the cap element (401) to thereby form a gap (802) between the cap element (401) and the substrate (101), and rearranging material of the cap element (401) and/or of the substrate (101) to thereby merge the cap element (401) and the substrate (101) to bridge the gap (802).

摘要翻译： 一种制造结构（1100）的方法，所述方法包括在基板（101）上形成盖元件（401），在盖元件（401）下方去除基板（101）的材料（103），从而形成间隙 （401）和基板（101）之间的盖（802）和盖元件（401）和/或基板（101）的重新排列材料，从而合并盖元件（401）和基板（101） ）弥合差距（802）。

公开(公告)号：US08481365B2

公开(公告)日：2013-07-09

申请号：US12995100

申请日：2009-05-19

申请人： Greja J. A. M. Verhelijden ,  Philippe Meunier-Beillard ,  Johannes J. T. M. Donkers

发明人： Greja J. A. M. Verhelijden ,  Philippe Meunier-Beillard ,  Johannes J. T. M. Donkers

IPC分类号： H01L21/00 ,  H01L23/06

CPC分类号： B81C1/00293 ,  B81C2203/0145

摘要： A method of manufacturing a MEMS device comprises forming a MEMS device element (14). A sacrificial layer (20) is provided over the device element and a package cover layer (22) is provided over the sacrificial layer. The sacrificial layer is removed using at least one opening (22) in the cover layer and the at least one opening (24) is sealed by an anneal process.

摘要翻译： 制造MEMS器件的方法包括形成MEMS器件元件（14）。 牺牲层（20）设置在器件元件上方，并且封装覆盖层（22）设置在牺牲层上。 使用覆盖层中的至少一个开口（22）去除牺牲层，并且通过退火工艺密封至少一个开口（24）。

公开(公告)号：US20110215417A1

公开(公告)日：2011-09-08

申请号：US12918542

申请日：2009-02-26

申请人： Philippe Meunier-Beillard ,  Mark C.J.C.M. Kramer ,  Johannes J.T.M. Donkers ,  Guillaume Boccardi

发明人： Philippe Meunier-Beillard ,  Mark C.J.C.M. Kramer ,  Johannes J.T.M. Donkers ,  Guillaume Boccardi

IPC分类号： H01L27/06 ,  H01L21/8249

CPC分类号： H01L21/8249 ,  H01L27/0623 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/165 ,  H01L29/42304 ,  H01L29/456 ,  H01L29/66242 ,  H01L29/7378

摘要： A semiconductor device (10) comprising a bipolar transistor and a field effect transistor within a semiconductor body (1) comprising a projecting mesa (5) within which are at least a portion of a collector region (22d and 22e) and a base region (33d) of the bipolar transistor. The bipolar transistor is provided with a first insulating cavity (92) provided in the collector region (22d and 22e). The base region (33d) is narrower in the plane of the substrate than the collector region (22d and 22e) due to a second insulating cavity (94) provided around the base region (33d) and between the collector region (22d and 22e) and the emitter region (4). By blocking diffusion from the base region the first insulating cavity (92) provides a reduction in the base collector capacitance and can be described as defining the base contact.

摘要翻译： 一种半导体器件（10），包括半导体本体（1）内的双极晶体管和场效应晶体管，所述半导体本体（1）包括突出台面（5），所述突出台面（5）中至少一部分为集电极区域（22d和22e）和基极区域 33d）。 双极晶体管设置有设置在集电区域（22d和22e）中的第一绝缘腔（92）。 基极区域（33d）由于设置在基极区域（33d）周围的第二绝缘腔（94d）和集电极区域（22d〜22e）之间，在基板的平面内比集电体区域（22d，22e）窄， 和发射极区域（4）。 通过阻挡来自基极区域的扩散，第一绝缘腔（92）提供基极集电极电容的减小并且可以被描述为限定基极触点。

公开(公告)号：US07956399B2

公开(公告)日：2011-06-07

申请号：US11993296

申请日：2006-06-22

申请人： Wibo Daniel Van Noort ,  Jan Sonsky ,  Philippe Meunier-Beillard ,  Erwin Hijzen

发明人： Wibo Daniel Van Noort ,  Jan Sonsky ,  Philippe Meunier-Beillard ,  Erwin Hijzen

IPC分类号： H01L23/485

CPC分类号： H01L29/7378 ,  B82Y20/00 ,  H01L21/743 ,  H01L21/76229 ,  H01L21/8222 ,  H01L21/8249 ,  H01L29/1087 ,  H01L29/41708 ,  H01L29/42384 ,  H01L29/66242 ,  H01L29/78 ,  H01L29/78645 ,  H01L29/78696 ,  H01L31/035236 ,  H01L31/1812 ,  Y02E10/50

摘要： The invention relates to a semiconductor device (10) with a substrate (11) and a semiconductor body (12) of silicon which comprises an active region (A) with a transistor (T) and a passive region (P) surrounding the active region (A) and which is provided with a buried conducting region (1) of a metallic material that is connected to a conductive region (2) of a metallic material sunken from the surface of the semiconductor body (12), by which the buried conductive region (1) is made electrically connectable at the surface of the semiconductor body (12). According to the invention, the buried conducting region (1) is made at the location of the active region (A) of the semiconductor body (12). In this way, a very low buried resistance can be locally created in the active region (A) in the semiconductor body (12), using a metallic material that has completely different crystallographic properties from the surrounding silicon. This is made possible by using a method according to the invention. Such a buried low resistance offers substantial advantages both for a bipolar transistor and for a MOS transistor.

摘要翻译： 本发明涉及具有衬底（11）和硅的半导体本体（12）的半导体器件（10），其包括具有晶体管（T）的有源区（A）和围绕有源区的无源区（P） （A），并且设置有金属材料的埋入导电区域（1），所述埋入导电区域连接到从所述半导体主体（12）的表面凹陷的金属材料的导电区域（2），所述埋入导电区域 区域（1）在半导体本体（12）的表面处可电连接。 根据本发明，在半导体本体（12）的有源区（A）的位置处形成掩埋导电区（1）。 以这种方式，可以使用与周围的硅具有完全不同的晶体学特性的金属材料，在半导体本体（12）的有源区（A）中局部地产生非常低的掩埋电阻。 这可以通过使用根据本发明的方法来实现。 这种埋下的低电阻为双极晶体管和MOS晶体管提供了显着的优点。