利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.025 秒)

    METHOD AND SYSTEM OF ADAPTING COMMUNICATION LINKS TO LINK CONDITIONS ON A PLATFORM
    1.
    发明申请
    METHOD AND SYSTEM OF ADAPTING COMMUNICATION LINKS TO LINK CONDITIONS ON A PLATFORM 有权
    将通信链接适应于平台上的链接条件的方法和系统

    公开(公告)号：US20120079160A1

    公开(公告)日：2012-03-29

    申请号：US12890252

    申请日：2010-09-24

    申请人： VENKATRAMAN IYER ,  Arvind Kumar ,  Santanu Chaudhuri ,  Darren S. Jue ,  Dennis R. Halicki

    发明人： VENKATRAMAN IYER ,  Arvind Kumar ,  Santanu Chaudhuri ,  Darren S. Jue ,  Dennis R. Halicki

    IPC分类号： G06F13/36

    CPC分类号： G06F13/36 ,  G06F13/4072 ,  G06F13/4291 ,  H04L12/00 ,  H04L12/40052 ,  H04L12/4013 ,  H04L12/40136

    摘要： A method and system to adapt communication links statically and/or dynamically to their individual link conditions on a platform. The communicatively coupled devices have logic to adapt one or more settings of a respective one or more communication links with another device based at least in part on a respective metric of received data patterns from the respective one or more communication links. The communicatively coupled devices in the platform have a back channel to allow feedback or information to be sent from one receiving device to a transmitting device in one embodiment of the invention.

    摘要翻译： 一种方法和系统，用于使通信链路在平台上静态和/或动态地适应其各自的链路状态。 所述通信耦合设备具有至少部分地基于来自相应的一个或多个通信链路的接收数据模式的相应度量而将相应的一个或多个通信链路的一个或多个通信链路的一个或多个设置适配到另一设备的逻辑。 在本发明的一个实施例中，平台中的通信耦合设备具有反向信道以允许从一个接收设备向发送设备发送反馈或信息。

    Embedded control channel for high speed serial interconnect
    4.
    发明授权
    Embedded control channel for high speed serial interconnect 有权
    用于高速串行互连的嵌入式控制通道

    公开(公告)号：US09229897B2

    公开(公告)日：2016-01-05

    申请号：US13537837

    申请日：2012-06-29

    申请人： Venkatraman Iyer ,  Debendra Das Sharma ,  Robert G. Blankenship ,  Darren S. Jue

    发明人： Venkatraman Iyer ,  Debendra Das Sharma ,  Robert G. Blankenship ,  Darren S. Jue

    IPC分类号： G06F13/40 ,  G06F13/42

    CPC分类号： G06F13/4291

    摘要： Methods and apparatus for embedding a control channel in a high speed serial interconnect having multiple data lanes. Operational aspects of the interconnect are controlled via use of control channel data that is sent over one or more of the data lanes on a periodic basis. A link state cycle is employed that includes a link control period during which control information is transferred over the interconnect and a link control interval between link control periods during which other links states are implemented, such as for transferring data or operating the link in a low power state. The link state cycles at transmitter and receiver ports are synchronized to account for link transmit latencies, and the timing of link state cycles corresponding to a bidirectional exchange of link control information may be configured to support an overlapping implementation or to facilitate a request/response link control protocol.

    摘要翻译： 用于在具有多个数据通道的高速串行互连中嵌入控制信道的方法和装置。 通过使用在周期性地通过一个或多个数据通道发送的控制信道数据来控制互连的操作方面。 使用链路状态周期，其包括链路控制周期，在该链路控制周期期间控制信息通过互连传送，以及链路控制周期之间的链路控制间隔，在链路控制周期期间实现其他链路状态，例如用于传送数据或以低的速率操作链路 电源状态 在发射机和接收机端口处的链路状态周期被同步以考虑链路发射延迟，并且与链路控制信息的双向交换相对应的链路状态周期的定时可以被配置为支持重叠实现或促进请求/响应链路 控制协议。

    HIGH PERFORMANCE INTERCONNECT PHYSICAL LAYER
    7.
    发明申请
    HIGH PERFORMANCE INTERCONNECT PHYSICAL LAYER 有权
    高性能互连物理层

    公开(公告)号：US20140114887A1

    公开(公告)日：2014-04-24

    申请号：US13976919

    申请日：2013-03-15

    申请人： Venkatraman Iyer ,  Darren S. Jue ,  Sitaraman V. Iyer

    发明人： Venkatraman Iyer ,  Darren S. Jue ,  Sitaraman V. Iyer

    IPC分类号： G06N99/00

    CPC分类号： G06F13/4004 ,  G06F13/4221 ,  G06N99/005 ,  Y02D10/14 ,  Y02D10/151

    摘要： A set of training sequences is generated, each training sequence to include a respective training sequence header, and the training sequence header is to be DC-balanced over the set of training sequences. The set of training sequences can be combined with electric ordered sets to form supersequences for use in such tasks as link adaptation, link state transitions, byte lock, deskew, and other tasks.

    摘要翻译： 生成一组训练序列，每个训练序列包括相应的训练序列头部，训练序列头部将在训练序列集合上进行DC平衡。 训练序列的集合可以与电子有序集合组合以形成用于诸如链路适配，链路状态转换，字节锁定，偏斜校正和其他任务之类的任务的超序列。

    FAST DESKEW WHEN EXITING LOW-POWER PARTIAL-WIDTH HIGH SPEED LINK STATE
    10.
    发明申请
    FAST DESKEW WHEN EXITING LOW-POWER PARTIAL-WIDTH HIGH SPEED LINK STATE 有权
    退出低功率部分宽度高速链接状态时的快速桌面

    公开(公告)号：US20140095751A1

    公开(公告)日：2014-04-03

    申请号：US13631876

    申请日：2012-09-29

    申请人： Venkatraman Iyer ,  Darren S. Jue ,  Robert G. Blankenship ,  Debendra Das Sharma

    发明人： Venkatraman Iyer ,  Darren S. Jue ,  Robert G. Blankenship ,  Debendra Das Sharma

    IPC分类号： G06F13/38

    CPC分类号： G06F13/42 ,  G06F1/3253 ,  G06F13/38 ,  G06F13/382 ,  G06F13/4265 ,  Y02D10/14 ,  Y02D10/151

    摘要： Methods and apparatus relating to fast deskew when exiting a low-power partial-width high speed link state are described. In one embodiment, an exit flit on active lanes and/or a wake signal/sequence on idle lanes may be transmitted at a first point in time to cause one or more idle lanes of a link to enter an active state. At a second point in time (following or otherwise subsequent to the first point in time), training sequences are transmitted over the one or more idle lanes of the link. And, the one or more idle lanes are deskewed in response to the training sequences and prior to a third point in time (following or otherwise subsequent to the second point in time). Other embodiments are also disclosed and claimed.

    摘要翻译： 描述了在退出低功率部分宽度高速链路状态时与快速偏移校正有关的方法和装置。 在一个实施例中，可以在第一时间点上传输有效车道上的出口飞行和/或空闲车道上的唤醒信号/序列，以使链路的一个或多个空闲车道进入活动状态。 在第二时间点（在第一时间点之后或之后），在链路的一个或多个空闲车道上发送训练序列。 并且，一个或多个空闲车道响应于训练序列而在第三时间点之前（在第二时间点之后或之后的其他时间）进行了偏斜校正。 还公开并要求保护其他实施例。