公开(公告)号：US20110031562A1

公开(公告)日：2011-02-10

申请号：US12757241

申请日：2010-04-09

申请人： Yu Chao LIN ,  Jr Jung LIN ,  Yih-Ann LIN ,  Jih-Jse LIN ,  Chao-Cheng CHEN ,  Ryan Chia-Jen CHEN ,  Weng CHANG

发明人： Yu Chao LIN ,  Jr Jung LIN ,  Yih-Ann LIN ,  Jih-Jse LIN ,  Chao-Cheng CHEN ,  Ryan Chia-Jen CHEN ,  Weng CHANG

IPC分类号： H01L29/78

CPC分类号： H01L29/4983 ,  H01L29/6656

摘要： An exemplary structure for a gate structure of a field effect transistor comprises a gate electrode; a gate insulator under the gate electrode having footing regions on opposing sides of the gate electrode; and a sealing layer on sidewalls of the gate structure, wherein a thickness of lower portion of the sealing layer overlying the footing regions is less than a thickness of upper portion of the sealing layer on sidewalls of the gate electrode, whereby the field effect transistor made has almost no recess in the substrate surface.

摘要翻译： 场效应晶体管的栅极结构的示例性结构包括栅电极; 栅电极下方的栅极绝缘体，在栅电极的相对侧具有基极区域; 以及在所述栅极结构的侧壁上的密封层，其中覆盖所述基底区域的所述密封层的下部的厚度小于所述栅电极的侧壁上的所述密封层的上部的厚度，由此所述场效应晶体管 在基板表面几乎没有凹陷。

公开(公告)号：US20130221443A1

公开(公告)日：2013-08-29

申请号：US13407507

申请日：2012-02-28

申请人： Yu Chao LIN ,  Chih-Tang PENG ,  Shun-Hui YANG ,  Ryan Chia-Jen CHEN ,  Chao-Cheng CHEN

发明人： Yu Chao LIN ,  Chih-Tang PENG ,  Shun-Hui YANG ,  Ryan Chia-Jen CHEN ,  Chao-Cheng CHEN

IPC分类号： H01L27/088 ,  H01L21/768 ,  H01L29/78

CPC分类号： H01L21/3065 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924

摘要： The disclosure relates to a fin field effect transistor (FinFET). An exemplary structure for a FinFET comprises a substrate comprising a major surface; a plurality of first trenches having a first width and extending downward from the substrate major surface to a first height, wherein a first space between adjacent first trenches defines a first fin; and a plurality of second trenches having a second width less than first width and extending downward from the substrate major surface to a second height greater than the first height, wherein a second space between adjacent second trenches defines a second fin.

摘要翻译： 本发明涉及鳍状场效应晶体管（FinFET）。 FinFET的示例性结构包括：包括主表面的衬底; 多个第一沟槽，具有第一宽度并从所述衬底主表面向下延伸到第一高度，其中相邻第一沟槽之间的第一空间限定第一鳍片; 以及多个第二沟槽，其具有小于第一宽度的第二宽度并且从所述衬底主表面向下延伸到大于所述第一高度的第二高度，其中相邻第二沟槽之间的第二空间限定第二鳍片。

公开(公告)号：US20130099323A1

公开(公告)日：2013-04-25

申请号：US13277642

申请日：2011-10-20

申请人： Ming ZHU ,  Hui-Wen LIN ,  Harry-Hak-Lay CHUANG ,  Bao-Ru YOUNG ,  Yuan-Sheng HUANG ,  Ryan Chia-Jen CHEN ,  Chao-Cheng CHEN

发明人： Ming ZHU ,  Hui-Wen LIN ,  Harry-Hak-Lay CHUANG ,  Bao-Ru YOUNG ,  Yuan-Sheng HUANG ,  Ryan Chia-Jen CHEN ,  Chao-Cheng CHEN

IPC分类号： H01L27/092 ,  H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/82345 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/42376 ,  H01L29/4966

摘要： The invention relates to integrated circuit fabrication, and more particularly to a metal gate structure. An exemplary structure for a CMOS semiconductor device comprises a substrate comprising an isolation region surrounding and separating a P-active region and an N-active region; a P-metal gate electrode over the P-active region and extending over the isolation region, wherein the P-metal gate electrode comprises a P-work function metal and an oxygen-containing TiN layer between the P-work function metal and substrate; and an N-metal gate electrode over the N-active region and extending over the isolation region, wherein the N-metal gate electrode comprises an N-work function metal and a nitrogen-rich TiN layer between the N-work function metal and substrate, wherein the nitrogen-rich TiN layer connects to the oxygen-containing TiN layer over the isolation region.

摘要翻译： 本发明涉及集成电路制造，更具体地涉及一种金属栅极结构。 CMOS半导体器件的示例性结构包括：衬底，包括围绕并分离P活性区域和N-有源区域的隔离区域; 在P-活性区域上的P金属栅电极，并且在隔离区域上延伸，其中P金属栅电极包括P功函数金属和P功函数金属与衬底之间的含氧TiN层; 以及N型金属栅电极，其在N-有源区上方并在隔离区上方延伸，其中N型金属栅电极包括N功函数金属和N功函数金属与衬底之间的富氮TiN层 其中富氮TiN层在隔离区域上连接到含氧TiN层。

公开(公告)号：US20130102136A1

公开(公告)日：2013-04-25

申请号：US13277552

申请日：2011-10-20

申请人： Tzu-Yen HSIEH ,  Chang MING-CHING ,  Chun-Hung LEE ,  Yih-Ann LIN ,  De-Fang CHEN ,  Chao-Cheng CHEN

发明人： Tzu-Yen HSIEH ,  Chang MING-CHING ,  Chun-Hung LEE ,  Yih-Ann LIN ,  De-Fang CHEN ,  Chao-Cheng CHEN

IPC分类号： H01L21/04

CPC分类号： H01L21/0338 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

摘要： A method of forming an integrated circuit is disclosed. A second material layer is formed on a first material layer. A patterned mask layer having a plurality of first features with a first pitch P1 is formed on the second material layer. The second material layer is etched by using the patterned mask layer as a mask to form the first features in the second material layer. The patterned mask layer is trimmed. A plurality of dopants is introduced into the second material layer not covered by the trimmed patterned mask layer. The trimmed patterned mask layer is removed to expose un-doped second material layer. The un-doped second material layer is selectively removed to form a plurality of second features with a second pitch P2. P2 is smaller than P1.

摘要翻译： 公开了形成集成电路的方法。 在第一材料层上形成第二材料层。 具有第一间距P1的多个第一特征的图案化掩模层形成在第二材料层上。 通过使用图案化掩模层作为掩模来蚀刻第二材料层，以形成第二材料层中的第一特征。 图案化掩模层被修整。 将多个掺杂剂引入到未被修整的图案化掩模层覆盖的第二材料层中。 去除修整的图案化掩模层以暴露未掺杂的第二材料层。 选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二特征。 P2小于P1。

公开(公告)号：US20130267099A1

公开(公告)日：2013-10-10

申请号：US13442040

申请日：2012-04-09

申请人： Weibo YU ,  Kuo Bin HUANG ,  Chao-Cheng CHEN ,  Syun-Ming JANG

发明人： Weibo YU ,  Kuo Bin HUANG ,  Chao-Cheng CHEN ,  Syun-Ming JANG

IPC分类号： H01L21/306

CPC分类号： H01L21/6708 ,  H01L21/30608 ,  H01L21/31111 ,  H01L21/67109 ,  H01L22/12 ,  H01L22/20

摘要： A method and apparatus for dispensing a liquid etchant onto a wafer dispenses the liquid etchant onto a wafer using a scanning dispensing nozzle while controlling the dispensing temperature of the etchant in real time as a function of the radial position of the dispensing nozzle over the wafer. The dispensing temperature of the etchant is controlled to enhance the effectiveness of the etchant and thus compensate for the lower etching rate zones in the wafer.

摘要翻译： 用于将液体蚀刻剂分配到晶片上的方法和设备使用扫描分配喷嘴将液体蚀刻剂分配到晶片上，同时根据分配喷嘴在晶片上的径向位置实时控制蚀刻剂的分配温度。 控制蚀刻剂的分配温度以提高蚀刻剂的有效性，从而补偿晶片中较低的蚀刻速率区域。

公开(公告)号：US20130203247A1

公开(公告)日：2013-08-08

申请号：US13366669

申请日：2012-02-06

申请人： Tzu-Yen HSIEH ,  Ming-Ching CHANG ,  Chia-Wei CHANG ,  Chao-Cheng CHEN ,  Chun-Hung LEE ,  Dai-Lin WU

发明人： Tzu-Yen HSIEH ,  Ming-Ching CHANG ,  Chia-Wei CHANG ,  Chao-Cheng CHEN ,  Chun-Hung LEE ,  Dai-Lin WU

IPC分类号： H01L21/20

CPC分类号： H01L21/3215 ,  H01L21/0338 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/28026 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/32134 ,  H01L21/32139

摘要： An embodiment of the current disclosure includes a method of providing a substrate, forming a polysilicon layer over the substrate, forming a first photoresist layer on the polysislicon layer, creating a first pattern on the first photoresistlayer, wherein some portions of the polysilicon layer are covered by the first photoresist layer and some portions of the polysilicon layer are not covered by the first photoresist layer, implanting ions into the portions of the polysilicon layer that are not covered by the first photoresist layer, removing the first photoresist layer from the polysilicon layer, forming a second photoresist layer on the polysilicon layer, creating a second pattern on the second photoresistlayer, and implanting ions into the portions of the polysilicon layer that are not covered by the second photoresist layer, removing the second photoresist layer from the polysilicon layer, and removing portions of the polysilicon layer using an etchant.

摘要翻译： 本公开的实施例包括提供衬底的方法，在衬底上形成多晶硅层，在聚苯乙烯层上形成第一光致抗蚀剂层，在第一光致抗蚀剂层上产生第一图案，其中多晶硅层的一些部分被覆盖 通过第一光致抗蚀剂层，并且多晶硅层的一些部分未被第一光致抗蚀剂层覆盖，将离子注入未被第一光致抗蚀剂层覆盖的多晶硅层的部分中，从多晶硅层去除第一光致抗蚀剂层， 在所述多晶硅层上形成第二光致抗蚀剂层，在所述第二光致抗蚀剂层上形成第二图案，以及将离子注入所述多晶硅层的未被所述第二光致抗蚀剂层覆盖的部分，从所述多晶硅层除去所述第二光致抗蚀剂层，以及 使用蚀刻剂去除多晶硅层的部分。