公开(公告)号：US08217469B2

公开(公告)日：2012-07-10

申请号：US12701649

申请日：2010-02-08

申请人： Yung-Chin Hou ,  Yuh-Jier Mii ,  Kuo-Tung Sung ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Yuh-Jier Mii ,  Kuo-Tung Sung ,  Li-Chun Tien

IPC分类号： H01L27/088

CPC分类号： H01L27/0207 ,  H01L21/823871 ,  H01L29/4238 ,  Y10S257/90

摘要： The present disclosure provides a device in an integrated circuit. The device includes an active region in a semiconductor substrate; an isolation region adjacent the active region; a gate disposed on the active region and extending to the isolation region in a first direction; and a gate contact disposed within the isolation region, having a portion directly overlying and contacting the gate, and having a geometry horizontally extending to a first dimension in the first direction and a second dimension in a second direction approximately perpendicular to the first direction. The first dimension is greater than the second dimension.

摘要翻译： 本公开提供了一种集成电路中的器件。 该器件包括半导体衬底中的有源区; 邻近有源区的隔离区; 设置在所述有源区上并在第一方向延伸到所述隔离区的栅极; 以及设置在所述隔离区域内的栅极接触件，其具有直接覆盖并接触所述栅极的部分，并且具有水平延伸到所述第一方向上的第一尺寸的几何形状，以及大致垂直于所述第一方向的第二方向的第二尺寸。 第一个维度大于第二个维度。

公开(公告)号：US20110140203A1

公开(公告)日：2011-06-16

申请号：US12701649

申请日：2010-02-08

申请人： Yung-Chin Hou ,  Yuh-Jier Mii ,  Kuo-Tung Sung ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Yuh-Jier Mii ,  Kuo-Tung Sung ,  Li-Chun Tien

IPC分类号： H01L27/06

CPC分类号： H01L27/0207 ,  H01L21/823871 ,  H01L29/4238 ,  Y10S257/90

摘要： The present disclosure provides a device in an integrated circuit. The device includes an active region in a semiconductor substrate; an isolation region adjacent the active region; a gate disposed on the active region and extending to the isolation region in a first direction; and a gate contact disposed within the isolation region, having a portion directly overlying and contacting the gate, and having a geometry horizontally extending to a first dimension in the first direction and a second dimension in a second direction approximately perpendicular to the first direction. The first dimension is greater than the second dimension.

摘要翻译： 本公开提供了一种集成电路中的器件。 该器件包括半导体衬底中的有源区; 邻近有源区的隔离区; 设置在所述有源区上并在第一方向延伸到所述隔离区的栅极; 以及设置在所述隔离区域内的栅极接触件，其具有直接覆盖并接触所述栅极的部分，并且具有水平延伸到所述第一方向上的第一尺寸的几何形状，以及大致垂直于所述第一方向的第二方向的第二尺寸。 第一个维度大于第二个维度。

公开(公告)号：US09312260B2

公开(公告)日：2016-04-12

申请号：US13086186

申请日：2011-04-13

申请人： Ali Keshavarzi ,  Ta-Pen Guo ,  Helen Shu-Hui Chang ,  Hsiang-Jen Tseng ,  Shyue-Shyh Lin ,  Lee-Chung Lu ,  Chung-Cheng Wu ,  Li-Chun Tien ,  Jung-Chan Yang ,  Shu-Min Chen ,  Min Cao ,  Yung-Chin Hou

发明人： Ali Keshavarzi ,  Ta-Pen Guo ,  Helen Shu-Hui Chang ,  Hsiang-Jen Tseng ,  Shyue-Shyh Lin ,  Lee-Chung Lu ,  Chung-Cheng Wu ,  Li-Chun Tien ,  Jung-Chan Yang ,  Shu-Min Chen ,  Min Cao ,  Yung-Chin Hou

IPC分类号： H01L29/76 ,  H01L27/092 ,  H01L21/8238 ,  H01L23/485 ,  H01L27/02 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L27/092 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/4238 ,  H01L29/495 ,  H01L29/66545 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit includes a first diffusion area for a first type transistor. The first type transistor includes a first drain region and a first source region. A second diffusion area for a second type transistor is separated from the first diffusion area. The second type transistor includes a second drain region and a second source region. A gate electrode continuously extends across the first diffusion area and the second diffusion area in a routing direction. A first metallic structure is electrically coupled with the first source region. A second metallic structure is electrically coupled with the second drain region. A third metallic structure is disposed over and electrically coupled with the first and second metallic structures. A width of the first metallic structure is substantially equal to or larger than a width of the third metallic structure.

摘要翻译： 集成电路包括用于第一类型晶体管的第一扩散区域。 第一类型晶体管包括第一漏极区域和第一源极区域。 用于第二类型晶体管的第二扩散区域与第一扩散区域分离。 第二类型晶体管包括第二漏极区域和第二源极区域。 栅电极在布线方向上连续延伸穿过第一扩散区域和第二扩散区域。 第一金属结构与第一源区电耦合。 第二金属结构与第二漏区电耦合。 第三金属结构设置在第一和第二金属结构之上并与第一和第二金属结构电耦合。 第一金属结构体的宽度基本上等于或大于第三金属结构体的宽度。

公开(公告)号：US08431985B2

公开(公告)日：2013-04-30

申请号：US12852274

申请日：2010-08-06

申请人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

IPC分类号： H01L29/66

CPC分类号： H01L21/823475 ,  H01L21/76816 ,  H01L29/66545

摘要： A device includes a semiconductor substrate including an active region, a gate electrode directly over the active region, and a gate contact plug over and electrically coupled to the gate electrode. The gate contact plug includes at least a portion directly over, and vertically overlapping, the active region.

摘要翻译： 一种器件包括半导体衬底，该半导体衬底包括有源区，直接在有源区上方的栅电极以及与该栅电极电连接的栅接触插塞。 栅极接触插塞包括至少一个直接在有源区域上方并且垂直重叠的部分。

公开(公告)号：US07932566B2

公开(公告)日：2011-04-26

申请号：US12347628

申请日：2008-12-31

申请人： Yung-Chin Hou ,  Li-Chun Tien ,  Lee-Chung Lu ,  Ping Chung Li ,  Ta-Pen Guo

发明人： Yung-Chin Hou ,  Li-Chun Tien ,  Lee-Chung Lu ,  Ping Chung Li ,  Ta-Pen Guo

IPC分类号： H01L25/00

CPC分类号： G06F17/5072 ,  H01L27/0207 ,  H01L27/11803

摘要： An integrated circuit including type-1 cells and a type-2 cell is presented. The type-1 cells have poly lines with a default poly pitch. The type-2 cell has poly lines with a non-default poly pitch. A first boundary region has at least one isolation area that lies between the type-1 cells and the type-2 cell in the X-direction. The first boundary region includes at least one merged dummy poly line, wherein the at least one merged dummy poly line has a first portion that complies with the default poly pitch of the type-1 cells and a second portion that complies with the non-default poly pitch of the type-2 cell.

摘要翻译： 提出了包括1型电池和2型电池的集成电路。 1型电池具有默认聚间距的多线。 2型电池具有具有非默认聚间距的多线。 第一边界区域具有位于X方向上的类型1单元和类型2单元之间的至少一个隔离区域。 第一边界区域包括至少一个合并的虚拟多线，其中所述至少一个合并虚拟多线具有符合类型-1单元的默认多音调的第一部分和符合非默认的第二部分 2型细胞的聚间距。

公开(公告)号：US20100127333A1

公开(公告)日：2010-05-27

申请号：US12276172

申请日：2008-11-21

申请人： Yung-Chin Hou ,  Ta-Pen Guo ,  Harry Chuang ,  Carlos H. Diaz ,  Lee-Chung Lu ,  Li-Chun Tien ,  Oscar M. K. Law ,  Chih-Chiang Chang ,  Chun-Hui Tai ,  Jonathan Lee

发明人： Yung-Chin Hou ,  Ta-Pen Guo ,  Harry Chuang ,  Carlos H. Diaz ,  Lee-Chung Lu ,  Li-Chun Tien ,  Oscar M. K. Law ,  Chih-Chiang Chang ,  Chun-Hui Tai ,  Jonathan Lee

IPC分类号： H01L27/092 ,  H01L27/088

CPC分类号： H01L27/0207 ,  H01L21/823418 ,  H01L21/823481

摘要： The present disclosure provides an integrated circuit. The integrated circuit includes an active region in a semiconductor substrate; a first field effect transistor (FET) disposed in the active region; and an isolation structure disposed in the active region. The FET includes a first gate; a first source formed in the active region and disposed on a first region adjacent the first gate from a first side; and a first drain formed in the active region and disposed on a second region adjacent the first gate from a second side. The isolation structure includes an isolation gate disposed adjacent the first drain; and an isolation source formed in the active region and disposed adjacent the isolation gate such that the isolation source and the first drain are on different sides of the isolation gate.

摘要翻译： 本发明提供集成电路。 集成电路包括半导体衬底中的有源区; 设置在有源区中的第一场效应晶体管（FET） 以及设置在有源区域中的隔离结构。 FET包括第一栅极; 形成在所述有源区中并且从第一侧设置在与所述第一栅极相邻的第一区域上的第一源极; 以及形成在所述有源区中并且从第二侧设置在与所述第一栅极相邻的第二区域上的第一漏极。 隔离结构包括邻近第一漏极设置的隔离栅极; 以及隔离源，形成在所述有源区中并邻近所述隔离栅设置，使得所述隔离源和所述第一漏极位于所述隔离栅极的不同侧上。

公开(公告)号：US20070109832A1

公开(公告)日：2007-05-17

申请号：US11281035

申请日：2005-11-17

申请人： Yung-Chin Hou ,  Lee-Chung Lu ,  Chu-Ping Wang ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Lee-Chung Lu ,  Chu-Ping Wang ,  Li-Chun Tien

IPC分类号： G11C5/06

CPC分类号： G11C5/063 ,  H01L27/0207

摘要： A semiconductor structure includes a first conductive line for connecting to a power supply, and a second conductive line for connecting to a complementary power supply. At least one spare cell is decoupled from the first or second conductive line for being selectively connected to at lease one normal cell, the first conductive line and the second conductive line only when an engineering change order is placed.

摘要翻译： 半导体结构包括用于连接到电源的第一导线和用于连接到互补电源的第二导线。 至少一个备用单元与第一或第二导线分离，以便仅当放置工程改变顺序时才有选择地连接到至少一个正常单元，第一导线和第二导线。

公开(公告)号：US08507957B2

公开(公告)日：2013-08-13

申请号：US13098925

申请日：2011-05-02

申请人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

发明人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L29/41

CPC分类号： H01L27/11807 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2027/11881 ,  H01L2924/0002 ,  H01L2924/00

摘要： A circuit includes a semiconductor substrate; a bottom metal layer over the semiconductor substrate, wherein no additional metal layer is between the semiconductor substrate and the bottom metal layer; and a cell including a plug-level power rail under the bottom metal layer.

摘要翻译： 电路包括半导体衬底; 半导体衬底上的底部金属层，其中在半导体衬底和底部金属层之间没有附加的金属层; 以及在底部金属层下方包括插头级电源轨的电池。

公开(公告)号：US08504972B2

公开(公告)日：2013-08-06

申请号：US12697887

申请日：2010-02-01

申请人： Yung-Chin Hou ,  David Barry Scott ,  Lee-Chung Lu ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  David Barry Scott ,  Lee-Chung Lu ,  Li-Chun Tien

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： An integrated circuit layout includes a standard cell, which includes a first gate strip and a second gate strip parallel to each other and having a gate pitch; a first boundary and a second boundary on opposite ends of the first standard cell; and a third boundary and a fourth boundary on opposite ends of the first standard cell and parallel to the first gate strip and the second gate strip. A cell pitch between the third boundary and the fourth boundary is not equal to integer times the gate pitch. A PMOS transistor is formed of the first gate strip and a first active region. An NMOS transistor is formed of the first gate strip and a second active region.

摘要翻译： 集成电路布局包括标准单元，其包括彼此平行并具有栅极间距的第一栅极条和第二栅极条; 在第一标准单元的相对端上的第一边界和第二边界; 以及在第一标准单元的相对端上并且平行于第一栅极条和第二栅极条的第三边界和第四边界。 第三边界和第四边界之间的单元间距不等于门间距的整数倍。 PMOS晶体管由第一栅极条和第一有源区形成。 NMOS晶体管由第一栅极条和第二有源区形成。

公开(公告)号：US20100269081A1

公开(公告)日：2010-10-21

申请号：US12697887

申请日：2010-02-01

申请人： Yung-Chin Hou ,  David Barry Scott ,  Lee-Chung Lu ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  David Barry Scott ,  Lee-Chung Lu ,  Li-Chun Tien

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： An integrated circuit layout includes a standard cell, which includes a first gate strip and a second gate strip parallel to each other and having a gate pitch; a first boundary and a second boundary on opposite ends of the first standard cell; and a third boundary and a fourth boundary on opposite ends of the first standard cell and parallel to the first gate strip and the second gate strip. A cell pitch between the third boundary and the fourth boundary is not equal to integer times the gate pitch. A PMOS transistor is formed of the first gate strip and a first active region. An NMOS transistor is formed of the first gate strip and a second active region.

摘要翻译： 集成电路布局包括标准单元，其包括彼此平行并具有栅极间距的第一栅极条和第二栅极条; 在第一标准单元的相对端上的第一边界和第二边界; 以及在第一标准单元的相对端上并且平行于第一栅极条和第二栅极条的第三边界和第四边界。 第三边界和第四边界之间的单元间距不等于门间距的整数倍。 PMOS晶体管由第一栅极条和第一有源区形成。 NMOS晶体管由第一栅极条和第二有源区形成。