公开(公告)号：US09218257B2

公开(公告)日：2015-12-22

申请号：US13689074

申请日：2012-11-29

申请人： STEC, Inc.

发明人： Saied Kazemi ,  Siddharth Choudhuri

IPC分类号： G06F11/00 ,  G06F11/20 ,  G06F11/14 ,  G06F11/16

CPC分类号： G06F11/1064 ,  G06F3/061 ,  G06F3/0655 ,  G06F3/0689 ,  G06F11/141 ,  G06F11/1658 ,  G06F11/2094 ,  G06F12/0833 ,  G06F12/0868 ,  G06F12/0871 ,  G06F2212/604 ,  G06F2212/62

摘要： Techniques for managing caching use of a solid state device are disclosed. In some embodiments, the techniques may be realized as a method for managing caching use of a solid state device. Management of the caching use may include receiving, at a host device, notification of failure of a solid state device. In response to the notification a cache mode may be set to uncached. In uncached mode input/output (I/O) requests may be directed to uncached storage (e.g., disk).

摘要翻译： 公开了用于管理固态设备的缓存使用的技术。 在一些实施例中，可以将技术实现为用于管理固态设备的高速缓存使用的方法。 缓存使用的管理可以包括在主机设备处接收固态设备的故障通知。 响应于通知，可以将高速缓存模式设置为未缓存。 在非缓存模式下，可以将输入/输出（I / O）请求定向到未缓存的存储（例如，磁盘）。

公开(公告)号：US08806144B2

公开(公告)日：2014-08-12

申请号：US12779003

申请日：2010-05-12

申请人： Po-Jen Hsueh ,  Richard A. Mataya ,  Mark Moshayedi

发明人： Po-Jen Hsueh ,  Richard A. Mataya ,  Mark Moshayedi

IPC分类号： G06F13/00

CPC分类号： G06F12/0833 ,  G06F11/076 ,  G06F12/0246 ,  G06F12/0284 ,  G06F12/0866 ,  G06F12/1009 ,  G06F2212/2022 ,  G06F2212/466 ,  G06F2212/62 ,  G06F2212/7208 ,  G06F2212/7209 ,  G11C16/3418 ,  G11C16/349

摘要： A flash storage device includes a first memory, a flash memory comprising a plurality of physical blocks, each of the plurality of physical blocks comprising a plurality of physical pages, and a controller. The controller is configured to store, in the first memory, copies of data read from the flash memory, map a logical address in a read request received from a host system to a virtual unit address and a virtual page address, and check a virtual unit cache tag table stored in the first memory based on the virtual unit address. If a hit is found in the virtual unit cache tag table, a virtual page cache tag sub-table stored in the first memory is checked based on the virtual page address, wherein the virtual page cache tag sub-table is associated with the virtual unit address. If a hit is found in the virtual page cache tag sub-table, data stored in the first memory mapped to the hit in the virtual page cache tag sub-table is read in response to the read request received from the host system.

摘要翻译： 闪存存储设备包括第一存储器，包括多个物理块的闪速存储器，所述多个物理块中的每一个包括多个物理页面，以及控制器。 控制器被配置为在第一存储器中存储从闪存读取的数据的副本，将从主机系统接收的读取请求中的逻辑地址映射到虚拟单元地址和虚拟页面地址，并且检查虚拟单元 基于虚拟单元地址存储在第一存储器中的缓存标签表。 如果在虚拟单元缓存标签表中发现命中，则基于虚拟页面地址检查存储在第一存储器中的虚拟页面缓存标签子表，其中虚拟页面缓存标签子表与虚拟单元相关联 地址。 如果在虚拟页面高速缓存标签子表中发现命中，则响应于从主机系统接收到的读取请求读取存储在映射到虚拟页缓存标签子表中的命中的第一存储器中的数据。

公开(公告)号：US08656263B2

公开(公告)日：2014-02-18

申请号：US13118137

申请日：2011-05-27

申请人： Xinde Hu ,  Anthony D. Weathers ,  Richard D. Barndt

发明人： Xinde Hu ,  Anthony D. Weathers ,  Richard D. Barndt

IPC分类号： H03M13/00

CPC分类号： H03M13/256 ,  G06F11/1072 ,  H03M13/253 ,  H03M13/2933 ,  H03M13/3988

摘要： A method and system for storing data in a multi-level cell (MLC) flash memory device are described. The method includes receiving data for storage in the flash memory device, the flash memory device comprising an array of MLC flash memory cells, and encoding the received data into non-binary symbols according to a trellis-coded modulation scheme. The method further includes writing each of the non-binary symbols to a respective flash memory cell set, wherein each flash memory cell set comprises a plurality of MLC flash memory cells.

摘要翻译： 描述了用于在多级单元（MLC）闪速存储器件中存储数据的方法和系统。 所述方法包括接收用于存储在闪存设备中的数据，所述闪存设备包括MLC闪存单元阵列，并且根据网格编码的调制方案将接收到的数据编码为非二进制符号。 该方法还包括将每个非二进制符号写入相应的闪存单元组，其中每个快闪存储器单元组包括多个MLC闪存单元。

公开(公告)号：US08566639B2

公开(公告)日：2013-10-22

申请号：US12369052

申请日：2009-02-11

申请人： Mark Moshayedi ,  Douglas Finke

发明人： Mark Moshayedi ,  Douglas Finke

IPC分类号： G06F11/00

CPC分类号： G11C5/141 ,  G11C5/143 ,  G11C7/24 ,  G11C2029/4402

摘要： A memory device includes: volatile memory; an interface for connecting to a backup power source; non-volatile memory; a first configuration data bus for accessing parameters describing substantially permanent characteristics of the volatile memory; a second configuration data bus for accessing at least one of state of health information of the backup power source and status information of the memory device, wherein the first configuration data bus and the second configuration data bus implement a same bus protocol; a controller programmed to detect a loss of power of a primary power source and move data from the volatile memory to the non-volatile memory, wherein configuration information of the controller is at least one of readable and writable through the first configuration data bus; and wherein at least one of the state-of-health information and the status information is at least one of readable and writable through the second configuration data bus.

摘要翻译： 存储器件包括：易失性存储器; 用于连接到备用电源的接口; 非易失性存储器 第一配置数据总线，用于访问描述所述易失性存储器的基本上永久特性的参数; 第二配置数据总线，用于访问备用电源的健康状态信息和存储器件的状态信息中的至少一个，其中第一配置数据总线和第二配置数据总线实现相同的总线协议; 控制器被编程为检测主电源的功率损失并将数据从易失性存储器移动到非易失性存储器，其中控制器的配置信息是通过第一配置数据总线可读和写的至少一个; 并且其中所述健康状态信息和所述状态信息中的至少一个是通过所述第二配置数据总线可读和写入中的至少一个。

公开(公告)号：US08560775B1

公开(公告)日：2013-10-15

申请号：US13631463

申请日：2012-09-28

申请人： STEC, Inc.

发明人： Joseph A. McDuffee ,  Saied Kazemi

IPC分类号： G06F12/00

CPC分类号： G06F3/0632 ,  G06F3/0614 ,  G06F3/0683

摘要： Techniques for managing cache configuration are disclosed. In some embodiments, the techniques may be realized as a method for managing creation of nodes names and references to source devices during detection of storage devices (e.g., a physical devices such as a SCSI Disk, a redundant array of independent disks (RAID), or logical devices such as logical volume management (LVM) volumes or automatic storage management (ASM) volumes). Management of cache configuration may include creation of rules to generate node names upon detection of source and/or cache devices. Management of cache configuration also may include the creation of rules to create caches or initiate creation of caches upon successful creation of source devices and cache devices corresponding to a cache. Management of cache configuration may include management of the creation of symbolic links to a cache of a source device.

摘要翻译： 公开了用于管理高速缓存配置的技术。 在一些实施例中，可以将这些技术实现为用于在检测存储设备期间管理节点名称和对源设备的引用的方法（例如，物理设备，例如SCSI磁盘，独立磁盘（RAID）的冗余阵列） 或逻辑设备，如逻辑卷管理（LVM）卷或自动存储管理（ASM）卷）。 缓存配置的管理可以包括在检测到源和/或高速缓存设备时创建用于生成节点名称的规则。 高速缓存配置的管理还可以包括创建高速缓存的规则，或者在成功创建与高速缓存相对应的高速缓存设备的成功创建时启动高速缓存的创建。 高速缓存配置的管理可以包括管理创建到源设备的高速缓存的符号链接。

公开(公告)号：US08527849B2

公开(公告)日：2013-09-03

申请号：US13525009

申请日：2012-06-15

申请人： Levente Peter Jakab ,  Dillip K. Dash

发明人： Levente Peter Jakab ,  Dillip K. Dash

IPC分类号： H03M13/00

CPC分类号： H03M13/1108 ,  G06F11/1012 ,  H03M13/1111 ,  H03M13/3723

摘要： The subject disclosure describes a method for performing error code correction, the method includes, loading a code word including a plurality of encoded bits into a memory array, initializing, into one or more of a plurality of memory units, a plurality of bits associated with each of the encoded bits, wherein the plurality of bits initialized for each of the encoded bits is based on a value of the associated encoded bit and wherein the plurality of encoded bits and the plurality of bits initialized for each of the encoded bits includes soft information. In certain aspects, the method further includes decoding the code word using the soft information and outputting the decoded code word from the memory array. A decoder and flash storage device are also provided.

摘要翻译： 主题公开内容描述了一种用于执行错误代码校正的方法，该方法包括：将包括多个编码比特的代码字加载到存储器阵列中，将其初始化为多个存储器单元中的一个或多个，与 每个编码比特，其中为每个编码比特初始化的多个比特是基于相关联编码比特的值，并且其中针对每个编码比特初始化的多个编码比特和多个比特包括软信息 。 在某些方面，该方法还包括使用软信息对码字进行解码，并从存储器阵列输出解码码字。 还提供了解码器和闪存存储设备。

公开(公告)号：US20130191581A1

公开(公告)日：2013-07-25

申请号：US13714590

申请日：2012-12-14

申请人： STEC, Inc.

发明人： Tsan Lin CHEN

IPC分类号： G06F12/02

CPC分类号： H01L24/09 ,  G06F12/0246 ,  G06F13/16 ,  H01L24/06 ,  H01L27/0292 ,  H01L2224/06135 ,  H01L2224/0914 ,  H01L2224/09515

摘要： Some embodiments of the disclosed subject matter include an integrated circuit. The integrated circuit includes a solid state device controller configured to control a plurality of flash memory devices, a first set of input output IO pads, coupled to the solid state device controller, arranged as a first pad ring around a perimeter of the integrated circuit, and a second set of IO pads arranged adjacent to at least one side of the first pad ring, wherein one of the second set of IO pads includes a power source node configured to receive a power supply voltage for the solid state device controller, a ground node, and a bond pad configured to receive an external signal.

摘要翻译： 所公开的主题的一些实施例包括集成电路。 集成电路包括被配置为控制多个闪存器件的固态器件控制器，耦合到固态器件控制器的第一组输入输出IO焊盘，被布置为围绕集成电路的周边的第一焊盘环， 以及与所述第一焊盘环的至少一侧相邻布置的第二组IO焊盘，其中所述第二组IO焊盘中的一个包括被配置为接收所述固态设备控制器的电源电压的电源节点， 节点和配置成接收外部信号的接合焊盘。

公开(公告)号：US08484519B2

公开(公告)日：2013-07-09

申请号：US13553707

申请日：2012-07-19

申请人： Anthony D. Weathers ,  Richard D. Barndt ,  Xinde Hu

发明人： Anthony D. Weathers ,  Richard D. Barndt ,  Xinde Hu

IPC分类号： G06F11/00 ,  G11C29/00 ,  H03M13/00

CPC分类号： G11C16/3459 ,  G06F11/076 ,  G11C11/5628 ,  G11C11/5642 ,  G11C2211/5621

摘要： The subject disclosure describes a method for reducing a sector error rate in a flash memory device, the method comprising, identifying a first program verify level having a first value, selecting an adjustment value for the first program verify level and programming the adjustment value to the first program verify level to replace the first value and to shift a first programming distribution associated with the first program verify level, wherein the shift in the first programming distribution is associated with a decrease in a sector error rate, wherein the shift in the first programming distribution is associated with an increase in a bit error rate. A flash storage device and computer-readable media are also provided.

摘要翻译： 主题公开内容描述了一种用于减少闪存设备中的扇区错误率的方法，该方法包括：识别具有第一值的第一程序验证级别，为第一程序验证级别选择调整值，并将调整值编程为 第一程序验证电平以替换第一值并移动与第一程序验证电平相关联的第一编程分布，其中第一编程分布中的移位与扇区错误率的减小相关联，其中第一编程中的移位 分布与误码率的增加相关联。 还提供闪存存储设备和计算机可读介质。

公开(公告)号：US20130163327A1

公开(公告)日：2013-06-27

申请号：US13725689

申请日：2012-12-21

申请人： STEC, Inc.

发明人： Seyhan KARAKULAK ,  Anthony D. WEATHERS ,  Richard D. BARNDT

IPC分类号： G11C16/34

CPC分类号： G11C16/3431 ,  G11C11/5642 ,  G11C2211/5634

摘要： Aspects of the subject technology encompass a method for retrieving information stored in flash memory. In certain implementations, the method can include operations for reading a plurality of memory cells in a word line, generating a plurality of read signals based on the reading of the plurality of memory cells and identifying, from among the plurality of read signals, a first read signal associated with a first memory cell and a second read signal associated with a second memory cell, wherein the first memory cell is adjacent to the second memory cell in the word line. In certain aspects, the method can further include operations for generating an output for the first memory cell, wherein the output is based on the first and second read signals. A data storage system and article of manufacture are also provided.

摘要翻译： 主题技术的方面包括用于检索存储在闪速存储器中的信息的方法。 在某些实现中，该方法可以包括用于读取字线中的多个存储器单元的操作，基于多个存储器单元的读取产生多个读取信号，并从多个读取信号中识别出第一个 与第一存储器单元相关联的读取信号和与第二存储器单元相关联的第二读取信号，其中第一存储器单元与字线中的第二存储器单元相邻。 在某些方面，该方法还可以包括用于产生第一存储器单元的输出的操作，其中输出基于第一和第二读取信号。 还提供了数据存储系统和制品。

公开(公告)号：US08464073B2

公开(公告)日：2013-06-11

申请号：US11520014

申请日：2006-09-13

申请人： Nader Salessi

发明人： Nader Salessi

IPC分类号： G06F21/00

CPC分类号： G06F21/72 ,  G06F21/31 ,  G06F21/6218 ,  G06F21/79

摘要： A secure storage device includes a storage medium configured to securely store data received from a host. The storage device further includes a host interface configured to transfer data between the host and the storage device and an encryption engine. The encryption engine is configured to encrypt data received from a host using a key and provide the encrypted data to the storage medium for storage. The encryption engine is further configured to decrypt encrypted data received from the storage medium and provide the data to the host via the host interface. In response to a predetermined condition, the storage device is configured to disable the encryption engine thereby preventing the encrypted data stored thereon from being decrypted.

摘要翻译： 安全存储设备包括被配置为安全地存储从主机接收的数据的存储介质。 存储装置还包括被配置为在主机和存储装置之间传送数据的主机接口和加密引擎。 加密引擎被配置为使用密钥加密从主机接收的数据，并将加密的数据提供给存储介质以进行存储。 加密引擎还被配置为对从存储介质接收的加密数据进行解密，并通过主机接口将数据提供给主机。 响应于预定条件，存储设备被配置为禁止加密引擎，从而防止其上存储的加密数据被解密。