公开(公告)号：WO2006129339A1

公开(公告)日：2006-12-07

申请号：PCT/JP2005/009860

申请日：2005-05-30

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  荒川 秀貴

Inventor： 荒川 秀貴

IPC: G11C16/30 ,  H02M3/155

CPC classification number: G11C16/12 ,  G11C5/145 ,  G11C8/08

Abstract: 　誤差増幅回路Ａ１に応じて第１スイッチ回路Ｔ１の導通／非導通の制御を周期的に行なうことにより、入力電圧ＶＩＮからインダクタンス回路Ｌ１に蓄積される電力を、整流回路Ｄ１を介してメモリセルアレイ１１に放出して、設定電圧に昇圧されたバイアス電圧ＶＰＰを供給する。このとき、電圧調整部１３が、バイアス電圧ＶＰＰの印加対象メモリセルの位置情報ＡＤおよびカウンタ情報ＣＯＵＮＴに応じて昇圧電圧供給部１２の誤差増幅回路Ａ１に作用し、バイアス電圧ＶＰＰの電圧値を直接に調整する。記憶容量が大容量化された場合にも、メモリセルアレイに対して充分な供給能力で昇圧されたバイアス電圧を供給することができると共に、対象メモリセルの位置に応じて設定電圧を調整して、対象メモリセル数、位置に関わらず好適な昇圧電圧を供給することができる。

Abstract translation: 根据误差放大电路（A1）周期性地执行第一开关电路（T1）的导通/非导通控制，从而将已经从输入电压（VIN）存储的电力放电到电感电路（ L1）通过整流电路（D1）提供给存储单元阵列（11），以提供升压到设定值的偏置电压（VPP）。 此时，通过根据计数器信息（COUNT）操作升压电压供给部（12）的误差放大电路（A1），电压调整部（13）直接调整偏置电压（VPP）的电压值， 要施加偏置电压（VPP）的目标存储单元的位置信息（AD）。 以这种方式，即使要扩大存储容量，也可以向存储单元阵列提供已经被提供足够的供应能力的偏置电压。 此外，可以根据目标存储单元的位置来调整设定电压，从而向目标存储单元的位置和数量提供合适的升压电压。

公开(公告)号：WO2006117852A1

公开(公告)日：2006-11-09

申请号：PCT/JP2005/008057

申请日：2005-04-27

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  岡西正富

Inventor： 岡西正富

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/115 ,  H01L27/11568 ,  Y10S257/903

Abstract: 　本発明は、半導体基板（１０）と、半導体基板（１０）内に形成された高濃度拡散領域（２２）と、高濃度拡散領域（２２）の下に設けられ高濃度拡散領域（２２）より不純物濃度の低い第1の低濃度拡散領域（２４）と、高濃度拡散領域（２２）と第１の低濃度拡散領域（２４）を含み、ソース領域およびドレイン領域を兼ねるビットライン（３０ｂ）と、を具備する半導体装置およびその製造方法である。本発明によれば、トランジスタのソース・ドレイン耐圧の低下を抑制し、低抵抗なビットライン（３０ｂ）の形成を可能とする。これにより、メモリセルの微細化が可能な半導体装置とその製造方法を提供することができる。

Abstract translation: 半导体器件设置有半导体衬底（10）; 形成在所述半导体衬底（10）中的高浓度扩散区（22）; 布置在高浓度扩散区域（22）下方的杂质浓度低于高浓度扩散区域（22）的第一低浓度扩散区域（24）; 以及包括高浓度扩散区域（22）和第一低浓度扩散区域（24）的位线（30b），并且还用作源极区域和漏极区域。 还提供了一种用于制造这种半导体器件的方法。 可以抑制晶体管的源极/漏极耐受电压的恶化，并且可以形成低电阻位线（30b）。 因此，提供具有微型存储单元的半导体器件及其制造方法。

公开(公告)号：WO2006106571A1

公开(公告)日：2006-10-12

申请号：PCT/JP2005/006266

申请日：2005-03-31

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  槻舘美弘

Inventor： 槻舘美弘

IPC: G05F3/26

CPC classification number: G11C16/28 ,  G11C7/14

Abstract: 　本発明の半導体装置は、第１の内部リファレンスセル４、第２の内部リファレンスセル５、外部リファレンスセル６と、少なくとも２つのカレントミラー回路を備え、リファレンスセルに流れる電流から、該電流に応じた基準電圧を少なくとも２つの出力経路に出力するカスコード回路１５、１６、８と、少なくとも２つの出力経路のそれぞれに設けられ、基準電圧を出力する出力経路を選択するスイッチＳＷＡＲ１，ＳＷＡＲ２，ＳＷＢＲ１，ＳＷＢＲ２，ＳＷＸＲ１，ＳＷＸＲ２とを有している。従って、リファレンスセルを増やすことなく、基準電圧の出力数を増やしたり、減らしたりすることができる。このため、これらの基準電圧から求める判定電圧の調整が容易となり、コアセル３からのデータの読み出しのときに、マージンを減らすことなく読み出しを行うことができる。

Abstract translation: 半导体器件设置有第一内部参考单元（4），第二内部参考单元（5），外部参考单元（6）和至少两个电流镜像电路。 半导体器件具有共源共栅电路（15,16,8），其通过对应于至少两个输出路径的电流和开关（SWAR1，SWAR2，SWBR1，SWBR2，SWAR2）输出来自参考单元中流动的电流的参考电压， SWXR1，SWXR2），其至少设置在两个输出路径中的每一个上，并选择用于输出参考电压的输出路径。 因此，可以增加和减少参考电压的输出数，而不增加参考单元的数量。 因此，可以容易地调整从这种参考电压获得的判断电压，并且可以在不减小从核心单元（3）读取数据时的余量的情况下执行读取。

公开(公告)号：WO2006090441A1

公开(公告)日：2006-08-31

申请号：PCT/JP2005/002890

申请日：2005-02-23

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  東雅彦

Inventor： 東雅彦

IPC: H01L29/792 ,  H01L27/10 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: 　本発明は、ソース・ドレイン拡散領域（１４）を有する半導体基板（１０）と、該半導体基板（１０）上に形成された制御ゲート（２０）と、を具備し、前記制御ゲート（２０）の下であって、前記ソース・ドレイン拡散領域（１４）の間に位置する溝部（１８）を、前記半導体基板表面に設けた半導体装置である。実効的なチャネル長を広くすることにより、電荷を蓄積できる一定のチャネル長を確保し、メモリセルの微細化が可能な半層体装置とその製造方法を提供することができる。

Abstract translation: 公开了一种半导体器件，其包括具有源极/漏极扩散区域（14）的半导体衬底（10）和形成在半导体衬底（10）上的控制栅极（20）。 半导体衬底的表面设置有位于控制栅极（20）下方的沟槽部分（18），同时布置在源极/漏极扩散区域（14）之间。 通过延长有效通道长度，可以在该半导体器件中确保用于存储电荷的一定通道长度，同时能够使存储单元小型化。 还公开了一种用于制造这种半导体器件的方法。

公开(公告)号：WO2006090440A1

公开(公告)日：2006-08-31

申请号：PCT/JP2005/002889

申请日：2005-02-23

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  水藤 克年 ,  仲家 睦哉

Inventor： 水藤 克年 ,  仲家 睦哉

IPC: G11C16/06 ,  G11C29/04 ,  G11C29/12

CPC classification number: G11C29/24 ,  G11C15/00 ,  G11C2029/0405

Abstract: 　拡張セクタイネーブル信号ＲＳ＿ＳＥＬは、試験対象を通常セクタと冗長セクタとの間で切り替えるための試験対象制御信号である。冗長セクタの試験期間において、不良冗長セクタ信号ＲＳＥＣＦがハイレベルである（選択されている冗長セクタが、不良セクタである）場合に、強制信号ＦＭＡＴＣＨはハイレベルとされる。ハイレベルの強制信号ＦＭＡＴＣＨに応じて、一致信号ＭＡＴＣＨが強制的にハイレベルとされる。そして、不良セクタについては、ベリファイ動作がスキップされる。これにより、通常メモリブロックを識別するアドレス信号を冗長メモリブロックの識別用に利用することができる。            

Abstract translation: 扩展扇区使能信号（RS_SEL）是用于在正常扇区和冗余扇区之间切换测试目标的测试目标控制信号。 在冗余扇区的测试期间，如果坏的冗余扇区信号（RSECF）处于高电平（所选冗余扇区是坏扇区），则强制信号（FMATCH）被呈现为高电平。 响应于处于高电平的强制信号（FMATCH），通过强制使得重合信号（MATCH）处于高电平。 然后，错误扇区跳过验证操作。 以这种方式，识别正常存储器块的地址信号可用于识别冗余存储器块。

公开(公告)号：WO2006080063A1

公开(公告)日：2006-08-03

申请号：PCT/JP2005/001083

申请日：2005-01-27

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  河端正蔵 ,  柴田健二 ,  古山孝昭 ,  川本悟

Inventor： 河端正蔵 ,  柴田健二 ,  古山孝昭 ,  川本悟

IPC: G11C15/04

CPC classification number: G11C15/00

Abstract: 　本発明の半導体装置は、半導体装置１の動作設定情報を記憶するＣＡＭ用セルアレイ４と、ＣＡＭ用セルアレイの読出しと書込みを制御するコントローラ８、ローデコーダ５、コラムデコーダ６を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。動作設定情報の機能毎に異なるローアドレスを割り付けるので、プログラム時に、選択されていない機能のＣＡＭ用セルアレイ４にストレスを与えることがない。

Abstract translation: 一种半导体器件，包括用于存储半导体器件（1）的操作设置信息的CAM单元阵列（4）和具有控制器（8），行解码器（5）和列解码器（6）的配置， 输出和写入CAM单元阵列，并为具有不同操作设置信息的每个功能块分配不同的行地址。 由于为操作设置信息的每个功能分配了不同的行地址，所以在编程期间没有对未选择的功能的CAM单元阵列（4）施加压力。

公开(公告)号：WO2006067853A1

公开(公告)日：2006-06-29

申请号：PCT/JP2004/019329

申请日：2004-12-24

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  加藤 健太 ,  古山 孝昭

Inventor： 加藤 健太 ,  古山 孝昭

IPC: G11C29/00

CPC classification number: G11C29/1201 ,  G11C5/14 ,  G11C16/08 ,  G11C16/16 ,  G11C16/30 ,  G11C29/50004 ,  G11C29/82 ,  G11C2029/5006

Abstract: 　（ステップ１）において、全てのタテ列Ｚ１（０）乃至Ｚ１（２）に対して印加制御（ＯＮ）とされ、ヨコ列については、不良セクターの存在するヨコ列Ｚ２（０）に対して非印加制御（ＯＦＦ）、その他のヨコ列Ｚ２（１）、Ｚ２（２）に対して印加制御（ＯＮ）とされる。ヨコ列Ｚ２（１）、Ｚ２（２）のセクターについて電圧ストレスが印加されアクセス動作が行われる。（ステップ２）では、タテ列において、不良セクターの存在するＺ１（１）に対して非印加制御（ＯＦＦ）とされ、その他のタテ列Ｚ１（０）、Ｚ１（２）に対して印加制御（ＯＮ）とされる。ヨコ列については、不良セクターの存在するＺ２（０）に対して印加制御（ＯＮ）とされ、その他のヨコ列Ｚ２（１）、Ｚ２（２）に対して非印加制御（ＯＦＦ）とされる。２ステップで不良セクター以外のセクターに対してそれぞれ１回電圧ストレスを印加することができる。

Abstract translation: 在（步骤1），对所有列（Z1（0）〜Z1（2））进行应用控制（ON），具有故障扇区的行（Z2（0））经受不应用控制（OFF），并且 其他行（Z2（1）和Z2（2））进行应用控制（ON）。 对行（Z2（1）和Z2（2））的扇区施加电压应力，并执行访问操作。 在（步骤2）中，对具有故障扇区的列（Z1（1））进行不适用控制（OFF），对其他列（Z1（0），Z1（2））进行应用控制（ON） 。 对于这些行，具有故障扇区的行（Z2（0））进行应用控制（ON），其他行（Z2（1）和Z2（2））经受不应用控制（OFF） 。 在两个步骤中，电压应力可以应用于除了故障扇区之外的每个扇区。

公开(公告)号：WO2006059377A1

公开(公告)日：2006-06-08

申请号：PCT/JP2004/017810

申请日：2004-11-30

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  高原美香 ,  東亨 ,  豊田重大

Inventor： 高原美香 ,  東亨 ,  豊田重大

IPC: H01L21/027 ,  G03F7/20 ,  G03F1/08

CPC classification number: G03F7/70641 ,  G03F1/44

Abstract: 　本発明は、ウェハと、該ウェハ上に形成されたフォーカスモニタリングパターンとを有し、該フォーカスモニタリングパターンは、少なくとも１対の第１及び第２のパターンを有し、該第１のパターンは露光領域で囲まれた非露光領域を有し、前記第２のパターンは非露光領域で囲まれた露光領域を有する半導体装置である。また、本発明は、露光領域で囲まれた非露光領域を有する第１のパターンと、非露光領域で囲まれた露光領域を有する第２のパターンとの対を少なくとも１つ有するフォーカスモニタリングパターンをウェハ上に形成するステップと、前記形成された第１及び第２のパターンの夫々の幅を計測することで、露光のフォーカス状態をチェックするステップとを有する半導体装置の製造方法である。

Abstract translation: 半导体器件设置有晶片和形成在晶片上的聚焦监视图案。 焦点监视图案具有至少一对第一图案和第二图案，并且第一图案具有被曝光区域包围的非曝光区域，并且第二图案具有被非曝光区域包围的曝光区域。 一种半导体器件的制造方法，具备形成焦点监视图案的步骤，该图案具有至少一对第一图案，该第一图案具有被曝光区域包围的非曝光区域，并且具有曝光区域的第二图案被包围 通过非曝光区域和通过测量形成的第一和第二图案的每个宽度来检查曝光聚焦状态的步骤。

公开(公告)号：WO2006059373A1

公开(公告)日：2006-06-08

申请号：PCT/JP2004/017806

申请日：2004-11-30

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  小森秀樹 ,  河村祥一 ,  田屋正則

Inventor： 小森秀樹 ,  河村祥一 ,  田屋正則

IPC: G11C16/12

CPC classification number: G11C16/12 ,  G11C2216/14

Abstract: 　半導体装置は、メモリセルのドレインに書込み電圧を供給する書込電圧供給回路と、書込電圧供給回路が供給する書込み電圧を書込電圧供給回路の出力電圧によって検出する検出回路と、書込み電圧供給回路が供給する書込み電圧が所定の電圧以下に低下した場合、所定の発振回路が出力するクロック信号を低い周波数のクロック信号に変換する周波数変換回路と、周波数変換回路が周波数を変換したクロック信号を用いて、メモリセルのゲートに供給する電圧を発生する電圧発生回路とを含む。これにより、プログラム電圧発生回路の電流供給能力を超えないように正確にゲート電圧を制御して多ビットを同時に書込むことができる。よって、プログラム電圧発生回路の能力を最大限に利用した書込みを行うことができる。

Abstract translation: 一种半导体器件包括用于向存储单元的漏极提供写入电压的写入电压提供电路; 检测电路，用于通过写入电压供给电路的输出电压检测由写入电压供给电路提供的写入电压; 当由写入电压提供电路提供的写入电压降低到规定电压以下时，将由规定的振荡电路输出的时钟信号变换为低频时钟信号的变频电路; 以及电压产生电路，用于通过使用频率由频率转换电路转换的时钟信号产生要提供给存储单元的栅极的电压。 因此，栅极电压被精确地控制，以便不会产生编程电压产生电路的过大的电流供应能力，并且同时写入多个位。 因此，可以通过最大程度地利用程序电压产生电路的能力来进行写入。

公开(公告)号：WO2006046281A1

公开(公告)日：2006-05-04

申请号：PCT/JP2004/015830

申请日：2004-10-26

Applicant: スパンション エルエルシー ,  Spansion Japan株式会社 ,  長尾 光洋 ,  加藤 健太 ,  河端 正蔵

Inventor： 長尾 光洋 ,  加藤 健太 ,  河端 正蔵

IPC: G11C16/06

CPC classification number: G11C29/02 ,  G11C16/102 ,  G11C16/20 ,  G11C16/3436 ,  G11C29/021 ,  G11C29/023 ,  G11C29/028 ,  G11C2029/4402

Abstract: 　ベリファイセンスアンプ１９は、書き換え対象の不揮発性メモリセルのデータを読み出す。読み出されたデータは、比較回路２１において期待データと比較される。書き換え完了に応じて比較回路２１から一致信号ＭＣＨが出力される。セレクタ２３からは、書き換え対象の不揮発性メモリセルＭＣに対応して揮発性データ保持部２５のデコード信号ＳＴＲ（ｉ）／ＳＷＰ（ｉ）が出力される。ベリファイ指示信号ＰＧＶ／ＥＲＶに応じて、ベリファイセンスアンプ１９に読み出されているデータが揮発性データ保持部２５に格納される。ベリファイ指示信号ＰＧＶ／ＥＲＶに代えて一致信号ＭＣＨで制御すれば、書き換え完了に応じて揮発性データ保持部２５へデータが格納される。不揮発性記憶部からの動作情報の再読み出しを行う必要がない。

Abstract translation: 验证读出放大器（19）读出要重写的非易失性存储器单元的数据。 将读取的数据与比较器电路（21）中的预期数据进行比较。 响应于重写完成，比较电路（21）输出符合信号（MCH）。 从选择器（23），输出易失性数据保持单元（25）的解码信号（STR（i）/ SWP（i））以对应于要被重写的非易失性存储器（MC）。 响应于验证指令信号（PGV / ERV），在验证读出放大器（19）中读取的数据被存储在易失性数据保持单元（25）中。 如果用符合信号（MCH）代替验证指令信号（PGV / ERV）进行控制，则响应于重写完成将数据存储在易失性数据保持单元（25）中。 无需从非易失性存储单元重新读取动作信息。