公开(公告)号：WO2012121344A1

公开(公告)日：2012-09-13

申请号：PCT/JP2012/056005

申请日：2012-03-08

Applicant: 国立大学法人東京大学 ,  大場 隆之

Inventor： 大場　隆之

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00

CPC classification number: H01L25/50 ,  H01L21/561 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/481 ,  H01L23/544 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2924/1461 ,  H01L2924/00

Abstract: 　主面側に半導体集積回路を有する複数の半導体チップが形成された半導体基板に、個片化された半導体チップを積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、その後積層された前記半導体チップ部分を個片化する半導体装置の製造方法であって、前記半導体基板の前記主面上に絶縁層を形成する第１工程と、主面側に半導体集積回路を有する個片化された半導体チップを、前記主面と反対側の面を前記絶縁層と対向させ、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層する第２工程と、異なる層の半導体チップ同士の信号伝達を可能にする接続部を形成する第３工程と、を有する。

Abstract translation: 在该半导体装置的制造方法中，将分离的半导体芯片叠层在半导体基板上，半导体基板的主表面侧形成有具有半导体集成电路的多个半导体芯片; 不同层上的半导体芯片以能够进行信号传输的方式连接; 并且随后层压的半导体芯片部分被分离。 该制造半导体器件的方法包括：在半导体衬底的主表面上形成绝缘层的第一步骤; 第二步骤，其主表面侧具有半导体集成电路的分离半导体芯片被取向为使得从主表面的相反侧的表面面向绝缘层，并层压在形成在半导体衬底上的半导体芯片上 其间具有绝缘层; 以及第三步骤，其中形成能够在不同层上的半导体芯片之间进行信号传输的连接部分。

公开(公告)号：WO2012120659A1

公开(公告)日：2012-09-13

申请号：PCT/JP2011/055486

申请日：2011-03-09

Applicant: 国立大学法人東京大学 ,  大場 隆之

Inventor： 大場　隆之

IPC: H01L25/065 ,  H01L21/3205 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00

CPC classification number: H01L25/50 ,  H01L21/561 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/481 ,  H01L23/544 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2924/1461 ,  H01L2924/00

Abstract: 　主面側に半導体集積回路を有する複数の半導体チップが形成された半導体基板に、個片化された半導体チップを積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、その後積層された前記半導体チップ部分を個片化する半導体装置の製造方法であって、前記半導体基板の前記主面上に絶縁層を形成する第１工程と、主面側に半導体集積回路を有する個片化された半導体チップを、前記主面と反対側の面を前記絶縁層と対向させ、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層する第２工程と、前記個片化された半導体チップに前記主面から前記主面と反対側の面に貫通するビアホールを形成する第３工程と、前記ビアホールを介して、前記個片化された半導体チップと前記半導体基板に形成された半導体チップとの間の信号伝達を可能にする接続部を形成する第４工程と、を有する。

Abstract translation: 在该半导体装置的制造方法中，将分离的半导体芯片叠层在半导体基板上，半导体基板的主表面侧形成有具有半导体集成电路的多个半导体芯片; 不同层上的半导体芯片以能够进行信号传输的方式连接; 并且随后层压的半导体芯片部分被分离。 该制造半导体器件的方法包括：在半导体衬底的主表面上形成绝缘层的第一步骤; 第二步骤，其主表面侧具有半导体集成电路的分离半导体芯片被取向为使得从主表面的相反侧的表面面向绝缘层，并层压在形成在半导体衬底上的半导体芯片上 其间具有绝缘层; 第三步骤，其中分离的半导体芯片中的通孔形成为从主表面延伸到主表面的相反侧的表面; 以及第四步骤，其中在分离的半导体芯片和形成在半导体衬底上的半导体芯片之间形成能够通过通孔的信号传输的连接部分。

公开(公告)号：WO2010032729A1

公开(公告)日：2010-03-25

申请号：PCT/JP2009/066099

申请日：2009-09-15

Applicant: 国立大学法人東京大学 ,  大場 隆之

Inventor： 大場　隆之

IPC: H01L25/065 ,  H01L21/3205 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L21/76898 ,  B81B2207/07 ,  B81C1/00238 ,  B81C2201/019 ,  B81C2203/0792 ,  H01L23/481 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68377 ,  H01L2224/13009 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/83005 ,  H01L2224/8385 ,  H01L2224/9202 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 　主面側に半導体集積回路を有する複数の半導体チップが形成された半導体基板を積層し、異なる層の前記半導体基板を構成する前記半導体チップ同士を信号伝達可能に接続し、その後前記半導体チップ部分を個片化する半導体装置の製造方法であって、第１の半導体基板及び第２の半導体基板を準備する第１工程と、前記第２の半導体基板を薄型化する第２工程と、薄型化された前記第２の半導体基板の主面と反対側の面を、絶縁層を介して前記第１の半導体基板の主面に固着する第３工程と、薄型化された前記第２の半導体基板に、前記第２の半導体基板の主面から主面と反対側の面に貫通するビアホールを形成する第４工程と、前記ビアホールを介して、前記第１の半導体基板の前記半導体チップと前記第２の半導体基板の前記半導体チップとの間の信号伝達を可能にする接続部を形成する第５工程と、を有することを特徴とする。

Abstract translation: 本发明提供一种半导体器件的制造方法，其中层叠有分别在主表面上具有半导体集成电路的多个半导体芯片的半导体衬底，构成不同层的半导体衬底的半导体芯片连接成使得 可以发送信号，然后将半导体芯片部分分割成多个。 该方法具有：制备第一半导体衬底和第二半导体衬底的第一步骤; 第二步骤，使第二半导体衬底变薄; 第三步骤，在与第一半导体衬底的主表面相对的第二半导体衬底的主表面的相对侧上的表面与第一半导体衬底的主表面之间具有绝缘层; 在所述减薄的第二半导体衬底上形成通孔的第四步骤，使得所述通孔从所述第二半导体衬底的主表面穿透到相反侧的表面; 以及形成能够通过通孔在第一半导体衬底上的半导体芯片和第二半导体衬底上的半导体芯片之间传输信号的连接部分的第五步骤。

公开(公告)号：WO2004066376A1

公开(公告)日：2004-08-05

申请号：PCT/JP2003/000369

申请日：2003-01-17

Applicant: 富士通株式会社 ,  肖 石琴 ,  大場 隆之

Inventor： 肖 石琴 ,  大場 隆之

IPC: H01L21/316

CPC classification number: H01L21/0228 ,  C23C14/0641 ,  C23C16/308 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45529 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/3143 ,  H01L21/31616 ,  H01L21/31641 ,  H01L21/31645 ,  H01L28/56 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 基板表面への誘電体膜の形成方法は、前記基板表面に前記high-K誘電体膜を複数回に分けて形成する工程を含み、前記複数回に分けて行うhigh-K誘電体膜形成工程の各々は、形成されたhigh-K誘電体膜を、窒素を主とする雰囲気中において改質する処理工程を含む。

Abstract translation: 在基板上形成高K电介质膜的方法包括多个步骤，每个步骤包括在主要含有氮气的气氛中改性形成的高K电介质膜的性质的处理。