公开(公告)号：WO2013076587A4

公开(公告)日：2014-02-20

申请号：PCT/IB2012003029

申请日：2012-09-28

Applicant: ADVANCED TECH MATERIALS

Inventor： KOJIMA TSUTOMU ,  KOJI YUKICHI

IPC: C23F1/18 ,  C09K13/00

CPC classification number: C23F1/18 ,  C23F1/34 ,  C23F1/44 ,  H01L21/32134 ,  H01L21/76865 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/03614 ,  H01L2224/03826 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13083 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00014 ,  H01L2924/12044 ,  H01L2924/1461 ,  H01L2924/01079 ,  H01L2924/00 ,  H01L2224/05552

Abstract: [Problem] The purpose of the present invention is to provide an etching agent for a process for etching copper or a copper alloy from an electronic substrate that includes both nickel, and copper or a copper alloy, wherein said etching agent foams little during use and can highly selectively etch copper or a copper alloy. [Solution] An etching agent used in a process for selectively etching copper or a copper alloy from an electronic substrate that includes both nickel, and copper or a copper alloy, said etching agent for copper or a copper alloy having as essential components: a chain-like alkanolamine (A); a chelating agent (B) having an acid group in the molecules thereof; and hydrogen peroxide (C).

Abstract translation: 本发明的目的是提供一种用于从包括镍和铜或铜合金的电子基板蚀刻铜或铜合金的方法的蚀刻剂，其中所述蚀刻剂在使用过程中泡沫少， 可以高选择性地蚀刻铜或铜合金。 [解决方案]用于从包括镍和铜或铜合金的电子基板选择性地蚀刻铜或铜合金的工艺中使用的蚀刻剂，所述用于铜的蚀刻剂或作为必要成分的铜合金：链 类链烷醇胺（A）; 在其分子中具有酸基的螯合剂（B）; 和过氧化氢（C）。

公开(公告)号：WO2013009853A2

公开(公告)日：2013-01-17

申请号：PCT/US2012/046229

申请日：2012-07-11

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED ,  YOKOYA, Satoshi ,  SIMMONS-MATTHEWS, Margaret, Rose

Inventor： YOKOYA, Satoshi ,  SIMMONS-MATTHEWS, Margaret, Rose

IPC: H01L23/36

CPC classification number: H01L23/36 ,  H01L23/4006 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/50 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/06181 ,  H01L2224/13009 ,  H01L2224/73 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/06589 ,  H01L2924/1461 ,  H01L2924/00

Abstract: An electronic assembly (150) includes a workpiece (110), a through substrate via (TSV) die (120) including a substrate (105) and a plurality of TSVs (115), a topside (121) and a bottomside (122) having TSV connectors (113) thereon. The TSV die is attached to the workpiece with its topside on the workpiece. A heat spreader (130) having an inner open window (131) is on the bottomside of the TSV die. Bonding features (161) are coupled to the TSV connectors or include the TSV connectors themselves. The bonding features protrude from the inner open window to a height above a height of the top (132) of the heat spreader that allows a top die to be bonded thereto.

Abstract translation: 一种电子组件（150），包括工件（110），包括衬底（105）和多个TSV（115）的衬底通孔（TSV）管芯（120），顶侧 其上具有TSV连接器（113）的底侧（122）。 TSV模具以工件顶面贴在工件上。 具有内开窗（131）的散热器（130）位于TSV裸片的底部。 接合特征（161）耦合到TSV连接器或者包括TSV连接器本身。 结合特征从内部开口窗突出到高于散热器顶部（132）高度的高度，其允许顶部管芯结合到其上。

公开(公告)号：WO2011045153A1

公开(公告)日：2011-04-21

申请号：PCT/EP2010/063985

申请日：2010-09-22

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHRANK, Franz

Inventor： SCHRANK, Franz

IPC: H01L21/768 ,  H01L23/48 ,  H01L25/065

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/11 ,  H01L2224/13 ,  H01L2224/13009 ,  H01L2225/06541 ,  H01L2924/12044

Abstract: Eine Anschlusskontaktschicht (4) ist zwischen Halbleiterkörpern (1, 2) angeordnet. In dem zweiten Halbleiterkörper (2) befindet sich eine Aussparung. Eine oberseitige Anschlussschicht (7) reicht bis zu der Aussparung,in der eine Metallisierung (10) vorhanden ist, die die Anschlusskontaktschicht (4) mit der Anschlussschicht (7) elektrisch leitend verbindet. In der Aussparung ist ein Polymer (8) oder eine weitere Metallisierung vorhanden.

Abstract translation: 端子接触层（4）是在半导体本体之间（1，2）。 在第二半导体本体（2）是一个凹部。 上侧的连接层（7）延伸到其中的金属化（10）存在于所述凹部，它连接的连接接触层（4）与连接层（7）是导电的。 在凹部中，聚合物（8）或另外的金属化被提供。

公开(公告)号：WO2011024045A1

公开(公告)日：2011-03-03

申请号：PCT/IB2010/002042

申请日：2010-08-18

Applicant: SEMILEDS OPTOELECTRONICS CO., LTD.

Inventor： CHU, Chen Fu

IPC: H01L23/52 ,  H01L23/48 ,  H01L21/44

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/94 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/0501 ,  H01L2224/0502 ,  H01L2224/05099 ,  H01L2224/05541 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/114 ,  H01L2224/116 ,  H01L2224/11831 ,  H01L2224/1184 ,  H01L2224/11849 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/274 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A method for fabricating a through interconnect on a semiconductor substrate includes the steps of forming a via on a first side of the substrate part way through the substrate, forming an electrically insulating layer on the first side and in the via, forming an electrically conductive layer at least partially lining the via, forming a first contact on the conductive layer in the via, and thinning the substrate from a second side at least to the insulating layer in the via. The method can also include the step of forming a second contact on a second side of the substrate in electrical contact with the first contact. The method can be performed on a semiconductor wafer to form a wafer scale interconnect component. In addition, the interconnect component can be used to construct semiconductor systems such as a light emitting diode (LED) systems.

Abstract translation: 一种用于在半导体衬底上制造贯通互连的方法包括以下步骤：在衬底的第一侧穿过衬底形成通孔，在第一侧和通孔上形成电绝缘层，形成导电层 至少部分地衬在所述通孔上，在所述通孔中的所述导电层上形成第一接触，以及将所述衬底从所述通孔中的至少绝缘层从第二侧变薄。 该方法还可以包括在与第一接触件电接触的基板的第二侧上形成第二接触的步骤。 该方法可以在半导体晶片上进行以形成晶片尺寸互连部件。 此外，互连部件可用于构造诸如发光二极管（LED）系统的半导体系统。

公开(公告)号：WO2010083092A1

公开(公告)日：2010-07-22

申请号：PCT/US2010/020400

申请日：2010-01-07

Applicant: MAXIM INTEGRATED PRODUCTS, INC. ,  ELLUL, Joseph, Paul ,  TRAN, Khanh ,  BERGEMONT, Albert

Inventor： ELLUL, Joseph, Paul ,  TRAN, Khanh ,  BERGEMONT, Albert

IPC: H01L21/334 ,  H01L27/06 ,  H01L29/94 ,  H01L21/768 ,  H01L23/48 ,  H01L21/60 ,  H01L25/065 ,  H01L21/02

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/81 ,  H01L25/0657 ,  H01L27/0805 ,  H01L28/91 ,  H01L29/66181 ,  H01L29/945 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Trench capacitors are formed by depositing insulating layers (26, 30) and conductive layers (28, 32) and using chemical-mechanical polishing. The capacitors are connected to vias (48) for integration with other devices. The wafer (20) comprising the capacitors and vias is bonded to another wafer (74).

Abstract translation: 通过沉积绝缘层（26,30）和导电层（28,32）并使用化学机械抛光形成沟槽电容器。 电容器连接到通孔（48），用于与其他设备集成。 包括电容器和通孔的晶片（20）被接合到另一个晶片（74）。

公开(公告)号：WO2009140244A3

公开(公告)日：2010-03-04

申请号：PCT/US2009043564

申请日：2009-05-12

Applicant: TEXAS INSTRUMENTS INC ,  BONIFIELD THOMAS D ,  MORRISON GARY P ,  DUNNE RAJIV ,  CHAUHAN SATYENDRA S ,  MURTUZA MASOOD

Inventor： BONIFIELD THOMAS D ,  MORRISON GARY P ,  DUNNE RAJIV ,  CHAUHAN SATYENDRA S ,  MURTUZA MASOOD

IPC: H01L23/12 ,  A61B5/02 ,  H05K1/02

CPC classification number: H01L23/49575 ,  H01L23/481 ,  H01L23/49513 ,  H01L24/12 ,  H01L24/31 ,  H01L24/83 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/2518 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/83851 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19104 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/00

Abstract: A packaged electronic device (100) includes a leadframe (130) including a die pad (135), a first, second, and third lead pin (131, 132) surrounding the die pad. An IC die (105) is assembled in a face-up configuration on the lead frame. The IC die includes a substrate (104) having an active top surface (118) and a bottom surface (119), wherein the top surface includes integrated circuitry (120) including an input pad, an output pad, a power supply pad, and a ground pad, and a plurality of through-substrate vias (TSVs) (110) including an electrically conductive filler material (111) and a dielectric liner (112). The TSVs couple the input pad (116) to the first lead pin, the output pad to the second lead pin, the power supply pad (115) to a third lead pin or a portion of the die pad. A fourth TSV (110(c)-(f)) couples pads (117(a)-(d)) coupled to the ground node of the IC to the die pad or a portion of the die pad for a split die pad.

Abstract translation: 封装的电子设备（100）包括引线框架（130），其包括管芯焊盘（135），围绕管芯焊盘的第一，第二和第三引脚（131,132）。 在引线框架上以面朝上的配置组装IC管芯（105）。 IC芯片包括具有有源顶表面（118）和底表面（119）的衬底（104），其中顶表面包括集成电路（120），其包括输入焊盘，输出焊盘，电源焊盘和 接地焊盘和包括导电填充材料（111）和介电衬垫（112）的多个贯通衬底通孔（TSV）（110）。 TSV将输入焊盘（116）耦合到第一引线引脚，将输出焊盘耦合到第二引脚引脚，将电源焊盘（115）耦合到第三引脚或芯片焊盘的一部分。 第四TSV（110（c） - （f））将耦合到IC的接地节点的焊盘（117（a） - （d））耦合到管芯焊盘或用于分离管芯焊盘的芯片焊盘的一部分。

公开(公告)号：WO2009115240A1

公开(公告)日：2009-09-24

申请号：PCT/EP2009/001825

申请日：2009-03-13

Applicant: EV GROUP GMBH ,  WIMPLINGER, Markus

Inventor： WIMPLINGER, Markus

IPC: H01L21/98 ,  H01L21/68

CPC classification number: H01L24/94 ,  B62H3/04 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/97 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73207 ,  H01L2224/81005 ,  H01L2224/81075 ,  H01L2224/81805 ,  H01L2224/8182 ,  H01L2224/92127 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/81

Abstract: Die Erfindung betrifft ein Verfahren zum Bonden einer Vielzahl von Einzelchips (9) auf einen Basiswafer, (1) wobei die Einzelchips in mehreren Schichten über dem Basiswafer gestapelt werden und zwischen den vertikal benachbarten Einzelchips sowie dem Basiswafer und der dem Basiswafer vertikal benachbarten Schicht von Einzelchips elektrisch leitfähige Verbindungen (7) bestehen, mit folgenden Schritten in der genannten Reihenfolge: a) Fixieren des Basiswafers auf einem Träger, (5) b) Platzieren mindestens einer Schicht von Chips in definierten Positionen auf dem Basiswafer und c) Wärmebehandlung der Chips auf dem mit dem Träger fixierten Basiswafer.

Abstract translation: 本发明涉及一种用于其中各个芯片在多个层的和垂直相邻的单独的芯片，以及在基底基板和各芯片的基底晶片垂直相邻层之间层叠在基底晶片上的基底晶片（1）上结合多个单独的芯片（9）的 导电连接（7）由与所述序列中的以下步骤：载体（5）上固定在基底晶片a）中，b）将芯片的至少一个层在所述基底晶片上定义的位置，并且在芯片的c）中的热处理 与载体固定基底晶片。

公开(公告)号：WO2007133302A3

公开(公告)日：2008-04-10

申请号：PCT/US2007002336

申请日：2007-01-29

Applicant: MICRON TECHNOLOGY INC ,  HEMBREE DAVID R ,  WOOD ALAN G

Inventor： HEMBREE DAVID R ,  WOOD ALAN G

IPC: H01L29/40

CPC classification number: H01L24/16 ,  G01R1/06716 ,  G01R1/07307 ,  H01L21/486 ,  H01L21/565 ,  H01L21/568 ,  H01L21/76877 ,  H01L21/76885 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/45 ,  H01L24/48 ,  H01L24/78 ,  H01L24/81 ,  H01L24/85 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/02125 ,  H01L2224/0233 ,  H01L2224/02333 ,  H01L2224/02335 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/0333 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/1134 ,  H01L2224/13009 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/45116 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45639 ,  H01L2224/45644 ,  H01L2224/45655 ,  H01L2224/45684 ,  H01L2224/45698 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48145 ,  H01L2224/48455 ,  H01L2224/48463 ,  H01L2224/4847 ,  H01L2224/48471 ,  H01L2224/48475 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/4899 ,  H01L2224/48992 ,  H01L2224/78301 ,  H01L2224/85051 ,  H01L2224/85201 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85951 ,  H01L2225/06506 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/07811 ,  H01L2924/10155 ,  H01L2924/10161 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45164 ,  H01L2924/013 ,  H01L2924/00013

Abstract: A semiconductor component includes a semiconductor substrate having a substrate contact, and a through wire interconnect (TWI) attached to the substrate contact The through wire interconnect provides a multi level interconnect having contacts on opposing first and second sides of the semiconductor substrate The through wire interconnect includes a via through the substrate contact and the substrate, a wire in the via having a bonded connection with the substrate contact, a first contact on the wire proximate to the first side, and a second contact on the wire proximate to the second side The through wire interconnect also includes a polymer layer which partially encapsulates the through wire interconnect while leaving the first contact exposed The semiconductor component can be used to fabricate stacked systems module systems and test systems A method for fabricating the semiconductor component can include a film assisted molding process for forming the polymer layer.

Abstract translation: 半导体部件包括具有衬底接触的半导体衬底和附着到衬底触点的通线互连（TWI）。通线互连提供了在半导体衬底的相对的第一和第二侧上具有触点的多电平互连。通线互连 包括通过基板触点和基板的通孔，通孔中的导线与基板触点具有接合连接，靠近第一侧的导线上的第一触点和靠近第二侧的导线上的第二触点 通过导线互连还包括聚合物层，其部分地封装通孔互连，同时使第一接触露出。半导体部件可用于制造堆叠系统模块系统和测试系统。制造半导体部件的方法可以包括膜辅助成型工艺 用于形成聚合物层。

公开(公告)号：WO2004064159A1

公开(公告)日：2004-07-29

申请号：PCT/JP2003/000283

申请日：2003-01-15

Applicant: 富士通株式会社 ,  吉田 英治 ,  大野 貴雄 ,  芥川 泰人 ,  澤畑 宏治 ,  水越 正孝 ,  西村 隆雄 ,  高島 晃 ,  渡部 光久

Inventor： 吉田 英治 ,  大野 貴雄 ,  芥川 泰人 ,  澤畑 宏治 ,  水越 正孝 ,  西村 隆雄 ,  高島 晃 ,  渡部 光久

IPC: H01L25/04

CPC classification number: H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/13008 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/45144 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06555 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/0106 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本発明は、複数の半導体装置が積み重ねられてなる三次元実装半導体装置を構成する一つの半導体装置に関し、表面側の主面に集積回路部及び電極パッドを有するシリコン半導体基板に、孔が、電極パッドをエッチングストッパ層として機能させておこなうエッチング加工によって形成してあり、この孔内に埋設電極が設けてある。この埋設電極は、電極パッドを電気的にシリコン半導体基板の裏面側の主面にまで導き出す。

Abstract translation: 堆叠的半导体器件构成三维安装半导体器件。 这种半导体器件包括在其主表面上提供集成电路部分和电极焊盘的硅半导体衬底。 通过使用电极焊盘作为蚀刻停止层进行蚀刻，在硅半导体衬底中形成孔。 埋入电极设置在该孔中，用于将电极焊盘电连接到硅半导体衬底的后表面。

公开(公告)号：WO2004052547A2

公开(公告)日：2004-06-24

申请号：PCT/US2003/038614

申请日：2003-12-05

Applicant: SURFECT TECHNOLOGIES, INC. ,  GRIEGO, Thomas, P.

Inventor： GRIEGO, Thomas, P.

IPC: B03C

CPC classification number: H01L21/76898 ,  B22F2998/00 ,  B22F2999/00 ,  B23K35/0244 ,  C25D7/123 ,  C25D15/00 ,  C25D15/02 ,  H01F41/16 ,  H01F41/20 ,  H01F41/26 ,  H01L21/2885 ,  H01L21/76877 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/0106 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/1433 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H05K3/3473 ,  H05K3/3484 ,  H05K2201/0215 ,  H05K2201/0218 ,  H05K2201/083 ,  H05K2201/09572 ,  H05K2203/0425 ,  H05K2203/043 ,  H05K2203/104 ,  Y10T428/12063 ,  B22F1/025 ,  B22F1/0088 ,  H01L2924/00 ,  H01L2224/05599

Abstract: A method of using coated and/or magnetic particles to deposit structures including solder joints, bumps, vias, bond rings, and the like. The particles may be coated with a solderable material. For. solder joints, after reflow the solder material may comprise unmelted particles in a matrix, thereby increasing the strength of the joint and decreasing the pitch of an array of joints. The particle and coating may form a higher melting point alloy, permitting multiple subsequent reflow steps. The particles and/or the coating may be magnetic. External magnetic fields may be applied during deposition to precisely control the particle loading and deposition location. Elements with incompatible electropotentials may thereby be electrodeposited in a single step. Using such fields permits the fill of high aspect ratio structures such as vias without requiring complete seed metallization of the structure. Also, a catalyst consisting of a magnetic particle coated with a catalytic material, optionally including an intermediate layer.

Abstract translation: 使用涂覆和/或磁性颗粒来沉积包括焊点，凸块，通孔，结合环等的结构的方法。 颗粒可以用可焊材料涂覆。 对于。 焊料接头，在回流之后，焊料材料可以包括基体中的未熔化的颗粒，由此增加接头的强度并减小接头阵列的节距。 颗粒和涂层可形成更高熔点的合金，允许多次后续回流步骤。 颗粒和/或涂层可以是磁性的。 在沉积期间可以施加外部磁场以精确控制颗粒加载和沉积位置。 具有不相容电位的元件可以由此在单个步骤中电沉积。 使用这样的场允许填充诸如通孔的高纵横比结构，而不需要结构的完整晶种金属化。 此外，由催化材料涂覆的磁性颗粒组成的催化剂，任选包括中间层。