公开(公告)号：WO2008121939A1

公开(公告)日：2008-10-09

申请号：PCT/US2008/058857

申请日：2008-03-31

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  ALSHAREEF, Husam, Niman ,  QUEVEDO-LOPEZ, Manuel

Inventor： ALSHAREEF, Husam, Niman ,  QUEVEDO-LOPEZ, Manuel

IPC: H01L21/8238

CPC classification number: H01L21/823857 ,  H01L21/02164 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3145 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/823828 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: In accordance with the invention, there are CMOS devices (100) and semiconductor devices and methods of fabricating them. The CMOS device can include a substrate (110) including a first active region (112) and a second active region (114) and a first transistor device over the first active region, wherein the first transistor device includes a high-K layer (120) over the first active region, a first dielectric capping layer on the high-K layer, and a first metal gate layer over the first dielectric capping layer (132). The CMOS device can also include a second transistor device over the second active region, wherein the second transistor device includes a high-K layer over the second active region, a second dielectric capping layer (134) on the second high-K layer, and a second metal gate layer over the second dielectric capping layer.

Abstract translation: 根据本发明，存在CMOS器件（100）和半导体器件及其制造方法。 CMOS器件可以包括在第一有源区上包括第一有源区（112）和第二有源区（114）和第一晶体管器件的衬底（110），其中第一晶体管器件包括高K层（120 ），在高K层上的第一介电覆盖层和在第一介电覆盖层（132）上的第一金属栅极层。 CMOS器件还可以包括在第二有源区上的第二晶体管器件，其中第二晶体管器件包括第二有源区上的高K层，第二高K层上的第二介电覆盖层（134），以及 在第二介电覆盖层上方的第二金属栅极层。

公开(公告)号：WO2006101619A3

公开(公告)日：2007-11-15

申请号：PCT/US2006005016

申请日：2006-02-14

Applicant: TOKYO ELECTRON LTD ,  ISHIZAKA TADAHIRO ,  LUDVIKSSON AUDUNN

Inventor： ISHIZAKA TADAHIRO ,  LUDVIKSSON AUDUNN

IPC: H01L21/44

CPC classification number: H01L21/76843 ,  C23C16/14 ,  C23C16/303 ,  C23C16/34 ,  C23C16/45538 ,  C23C16/45544 ,  C23C16/5096 ,  H01J37/32082 ,  H01J37/32192 ,  H01J2237/335 ,  H01L21/28562 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/318 ,  H01L21/32051

Abstract: A method for processing a substrate includes disposing the substrate in a deposition chamber configured to perform a deposition process and depositing a film on the substrate using the deposition process. The substrate having the film thereon is then transferred from the deposition chamber into a treatment chamber and a plasma cleaning process is performed on the substrate in the treatment chamber. Further processing of the substrate is performed after the plasma cleaning process.

Abstract translation: 一种用于处理衬底的方法，包括将衬底设置在沉积室中，该淀积室被配置为执行沉积工艺，并且使用沉积工艺在衬底上沉积膜。 然后将其上具有膜的基板从沉积室转移到处理室中，并且在处理室中的基板上进行等离子体清洁处理。 在等离子体清洗处理之后进行基板的进一步处理。

公开(公告)号：WO2007064492A1

公开(公告)日：2007-06-07

申请号：PCT/US2006/044601

申请日：2006-11-17

Applicant: INTEL CORPORATION ,  BRASK, Justin, K. ,  DATTA, Suman ,  DOCZY, Mark, L. ,  BLACKWELL, James, M. ,  METZ, Matthew, V. ,  KAVALIEROS, Jack, T. ,  CHAU, Robert, S.

Inventor： BRASK, Justin, K. ,  DATTA, Suman ,  DOCZY, Mark, L. ,  BLACKWELL, James, M. ,  METZ, Matthew, V. ,  KAVALIEROS, Jack, T. ,  CHAU, Robert, S.

IPC: H01L21/314 ,  H01L29/51 ,  H01L21/28

CPC classification number: H01L21/314 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/28008 ,  H01L21/3141 ,  H01L21/31616 ,  H01L21/31645 ,  H01L29/2003 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7784

Abstract: A Group III-V Semiconductor device and method of fabrication is described. A high-k dielectric is interfaced to a confinement region by a chalcogenide region.

Abstract translation: 描述了III-V族半导体器件及其制造方法。 高k电介质通过硫族化物区域连接到约束区域。

公开(公告)号：WO2007033019A1

公开(公告)日：2007-03-22

申请号：PCT/US2006/035058

申请日：2006-09-08

Applicant: SANDISK CORPORATION ,  MOKHLESI, Nima

Inventor： MOKHLESI, Nima

IPC: C23C16/455 ,  C23C16/40 ,  H01L21/314 ,  H01L21/28

CPC classification number: H01L21/28273 ,  C23C16/40 ,  C23C16/45529 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02194 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: A dielectric layer is created for use with non-volatile memory and/or other devices. The dielectric layer is created using atomic layer deposition to deposit multiple components whose mole fractions change as a function of depth in the dielectric layer in order to create a rounded bottom of a conduction band profile for the dielectric layer.

Abstract translation: 创建用于与非易失性存储器和/或其他设备一起使用的介电层。 使用原子层沉积产生电介质层以沉积其摩尔分数随电介质层中深度的函数而变化的多个组分，以形成用于电介质层的导带轮廓的圆形底部。

公开(公告)号：WO2006100186A1

公开(公告)日：2006-09-28

申请号：PCT/EP2006/060621

申请日：2006-03-10

Applicant: INFINEON TECHNOLOGIES AG ,  LUAN, Hongfa

Inventor： LUAN, Hongfa

IPC: H01L21/28 ,  H01L21/8238 ,  H01L29/51

CPC classification number: H01L21/022 ,  H01L21/02123 ,  H01L21/02175 ,  H01L21/02356 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/3105 ,  H01L21/3143 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/823857 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: Methods of forming transistor devices and structures thereof are disclosed. A first dielectric material is formed over a workpiece, and a second dielectric material is formed over the first dielectric material. The workpiece is annealed, causing a portion of the second dielectric material to combine with the first dielectric material and form a third dielectric material. The second dielectric material is removed, and a gate material is formed over the third dielectric material. The gate material and the third dielectric material are patterned to form at least one transistor.

Abstract translation: 公开了晶体管器件及其结构的形成方法。 在工件上形成第一电介质材料，并且在第一电介质材料上形成第二电介质材料。 工件被退火，使得第二电介质材料的一部分与第一电介质材料结合并形成第三电介质材料。 去除第二电介质材料，并在第三电介质材料上形成栅极材料。 栅极材料和第三介电材料被图案化以形成至少一个晶体管。

公开(公告)号：WO2005022611A1

公开(公告)日：2005-03-10

申请号：PCT/SG2004/000209

申请日：2004-07-13

Applicant: INFINEON TECHNOLOGIES AG ,  HORNIK, Karl ,  BRUCHHAUS, Rainer ,  NAGEL, Nicolas

Inventor： HORNIK, Karl ,  BRUCHHAUS, Rainer ,  NAGEL, Nicolas

IPC: H01L21/02

CPC classification number: H01L28/56 ,  H01L21/31616 ,  H01L21/31683

Abstract: A process for the fabrication of a ferroelectric capacitor comprising depositing a layer of Ti (5) over an insulating layer (3) of AI 2 0 3 , and oxidising the Ti layer to form a Ti0 2 layer (7). Subsequently, a layer of PZT (9) is formed over the Ti0 2 layer (7). The PZT layer (9) is subjected to an annealing step in which, due to the presence of the Ti0 2 layer (7) it crystallises to form a layer (11) with a high degree of (111)-texture.

Abstract translation: 一种用于制造铁电电容器的方法，包括在Al 2 O 3的绝缘层（3）上沉积Ti（5）层，并氧化Ti层以形成TiO 2层（7）。 随后，在TiO 2层（7）上形成一层PZT（9）。 对PZT层（9）进行退火步骤，其中由于TiO 2层（7）的存在，其结晶以形成具有高度（111） - 纹理的层（11）。

公开(公告)号：WO2005013348A2

公开(公告)日：2005-02-10

申请号：PCT/US2004/024595

申请日：2004-07-30

Applicant: TOKYO ELECTRON LIMITED ,  INTERNATIONAL BUSINESS MACHINES CORPORATION ,  O'MEARA, David, L. ,  WAJDA, Cory ,  DIP, Anthony ,  TOELLER, Michael ,  FURUKAWA, Toshihara ,  SCHEER, Kristen ,  CALLEGARI, Alessandro ,  BUEHRER, Fred ,  ZAFAR, Sufi ,  GOUSEV, Evgeni ,  CHOU, Anthony ,  HIGGINS, Paul

Inventor： O'MEARA, David, L. ,  WAJDA, Cory ,  DIP, Anthony ,  TOELLER, Michael ,  FURUKAWA, Toshihara ,  SCHEER, Kristen ,  CALLEGARI, Alessandro ,  BUEHRER, Fred ,  ZAFAR, Sufi ,  GOUSEV, Evgeni ,  CHOU, Anthony ,  HIGGINS, Paul

IPC: H01L21/314

CPC classification number: H01L21/67098 ,  H01L21/0214 ,  H01L21/02238 ,  H01L21/02249 ,  H01L21/02255 ,  H01L21/3144 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31662

Abstract: Ultra-thin oxide and oxynitride layers are formed utilizing low pressure processing to achieve self-limiting oxidation of substrates and provide ultra-thin oxide and oxynitride. The substrates to be processed can contain an initial dielectric layer such as an oxide layer, an oxynitride layer, a nitride layer, a high-k layer, or alternatively can lack an initial dielectric layer. The processing can be carried out using a batch type process chamber or, alternatively, using a single-wafer process chamber. One embodiment of the invention provides self-limiting oxidation of Si-substrates that results in Si0 2 layers with a thickness of about 15Å, where the thickness of the Si0 2 layers varies less than about 1 Åover the substrates.

Abstract translation: 使用低压处理形成超薄氧化物和氧氮化物层，以实现衬底的自限制氧化并提供超薄氧化物和氧氮化物。 待处理的基板可以包含初始介电层，例如氧化物层，氧氮化物层，氮化物层，高k层，或者可以缺少初始介电层。 处理可以使用间歇式处理室进行，或者使用单晶圆处理室进行。 本发明的一个实施例提供Si衬底的自限制氧化，其导致SiO 2层的厚度为约15，其中SiO 2层的厚度在基板之外变化小于约1埃。

公开(公告)号：WO2004084291A1

公开(公告)日：2004-09-30

申请号：PCT/JP2003/003198

申请日：2003-03-17

Applicant: 富士通株式会社 ,  山口 正臣

Inventor： 山口 正臣

IPC: H01L21/318

CPC classification number: C23C16/308 ,  H01L21/28167 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/3143 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31616 ,  H01L21/31645 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659

Abstract: 　ゲート絶縁膜として所望の特性を有するＨｆ １−ｘ Ａｌ ｘ （０＜ｘ＜０．３）の酸化膜を形成することのできる半導体装置の製造方法を提供する。　半導体装置の製造方法は、（ａ）反応室内でシリコン基板を加熱する工程と、（ｂ）加熱したシリコン基板上に酸化シリコンより高い比誘電率を有し、Ｎを取り込んだＨｆ １−ｘ Ａｌ ｘ Ｏ：Ｎ膜（０．１＜ｘ＜０．３）を熱ＣＶＤで堆積する工程であって、原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、を含む。

Abstract translation: 一种半导体器件的制造方法，其中形成具有所需特性的Hf1-xAlx（0

公开(公告)号：WO2004066376A1

公开(公告)日：2004-08-05

申请号：PCT/JP2003/000369

申请日：2003-01-17

Applicant: 富士通株式会社 ,  肖 石琴 ,  大場 隆之

Inventor： 肖 石琴 ,  大場 隆之

IPC: H01L21/316

CPC classification number: H01L21/0228 ,  C23C14/0641 ,  C23C16/308 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45529 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/3143 ,  H01L21/31616 ,  H01L21/31641 ,  H01L21/31645 ,  H01L28/56 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 基板表面への誘電体膜の形成方法は、前記基板表面に前記high-K誘電体膜を複数回に分けて形成する工程を含み、前記複数回に分けて行うhigh-K誘電体膜形成工程の各々は、形成されたhigh-K誘電体膜を、窒素を主とする雰囲気中において改質する処理工程を含む。

Abstract translation: 在基板上形成高K电介质膜的方法包括多个步骤，每个步骤包括在主要含有氮气的气氛中改性形成的高K电介质膜的性质的处理。

公开(公告)号：WO2004044963A2

公开(公告)日：2004-05-27

申请号：PCT/US0336223

申请日：2003-11-12

Applicant: MICRON TECHNOLOGY INC

Inventor： DOAN TRUNG TRI ,  BLALOCK GUY T ,  SANDHU GURTEJ S

IPC: C23C16/38 ,  C23C16/40 ,  C23C16/44 ,  C23C16/455 ,  H01L21/285 ,  H01L21/314 ,  H01L21/316 ,  H01L21/768 ,  H01L21/00

CPC classification number: H01L21/3141 ,  C23C16/38 ,  C23C16/403 ,  C23C16/45542 ,  C23C16/515 ,  H01L21/28562 ,  H01L21/31616 ,  H01L21/31683 ,  H01L21/76841

Abstract: A first precursor gas is flowed to the substrate within the chamber effective to form a first monolayer on the substrate. A second precursor gas different in composition from the first precursor gas is flowed to the first monolayer within the chamber under surface microwave plasma conditions within the chamber effective to react with the first monolayer and form a second monolayer on the substrate which is different in composition from the first monolayer. The second monolayer includes components of the first monolayer and the second precursor. In one implementation, the first and second precursor flowings are successively repeated effective to form a mass of material on the substrate of the second monolayer composition. Additional and other implementations are contemplated.