公开(公告)号：WO2017122105A1

公开(公告)日：2017-07-20

申请号：PCT/IB2017/050050

申请日：2017-01-06

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  IBM (CHINA) INVESTMENT COMPANY LIMITED

Inventor： BAO, Ruqiang ,  KRISHNAN, Siddarth ,  KWON, Unoh ,  NARAYANAN, Vijay

IPC: H01L21/3205 ,  H01L21/4763 ,  H01L21/8238 ,  H01L21/28 ,  H01L29/66 ,  H01L29/49 ,  H01L27/092

CPC classification number: H01L27/0924 ,  H01L21/28088 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/41791 ,  H01L29/42356 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: A method for fabricating a gate stack of a semiconductor device comprises forming a first dielectric layer over a channel region of the device, forming a first nitride layer over the first dielectric layer, depositing a scavenging layer on the first nitride layer, forming a capping layer over the scavenging layer, removing portions of the capping layer and the scavenging layer to expose a portion of the first nitride layer in a n-type field effect transistor (nFET) region of the gate stack, forming a first gate metal layer over the first nitride layer and the capping layer, depositing a second nitride layer on the first gate metal layer, and depositing a gate electrode material on the second nitride layer.

Abstract translation: 一种用于制造半导体器件的栅极叠层的方法包括：在器件的沟道区上形成第一介电层;在第一介电层上形成第一氮化物层;在第一介电层上沉积清除层 第一氮化物层;在所述清除层之上形成覆盖层;去除所述覆盖层和所述清除层的部分，以暴露所述栅极堆叠的n型场效应晶体管（nFET）区域中的所述第一氮化物层的一部分;形成 在第一氮化物层和覆盖层之上的第一栅极金属层，在第一栅极金属层上沉积第二氮化物层，以及在第二氮化物层上沉积栅电极材料。

公开(公告)号：WO2017121009A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/074503

申请日：2016-02-25

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐向阳

IPC: G02F1/1343 ,  G02F1/1362 ,  H01L21/77 ,  H01L27/12

CPC classification number: G02F1/134363 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295 ,  G02F2201/121 ,  G02F2201/122 ,  G02F2201/123 ,  G02F2202/103 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/0274 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1262 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/518 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78696

Abstract: 一种TFT-LCD阵列基板的制作方法，将像素电极(17)和公共电极(18)采用同一透明导电层制得，且像素电极(17)和公共电极(18)下方的绝缘保护层(16)上设有数个相互平行的条状的沟道(162)，像素电极(17)与公共电极(18)沿沟道(162)两侧的凸台交替分布且延伸至沟道(162)的侧壁上，从而增大了像素电极(17)和公共电极(18)在垂直于基板方向的面积，增加了水平电场，同时也增大了存储电容，进而提高了液晶面板的显示质量。

公开(公告)号：WO2016057097A8

公开(公告)日：2017-04-13

申请号：PCT/US2015039480

申请日：2015-07-08

Applicant: MICRON TECHNOLOGY INC

Inventor： RAMASWAMY DURAI VISHAK NIRMAL

IPC: H01L27/115 ,  H01L29/78

CPC classification number: H01L29/78391 ,  H01L21/28291 ,  H01L27/11521 ,  H01L27/1159 ,  H01L27/11597 ,  H01L29/42336 ,  H01L29/4236 ,  H01L29/495 ,  H01L29/51 ,  H01L29/513 ,  H01L29/516 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6684 ,  H01L29/788

Abstract: Some embodiments include transistor constructions having a first insulative structure lining a recess within a base. A first conductive structure lines an interior of the first insulative structure, and a ferroelectric structure lines an interior of the first conductive structure. A second conductive structure is within a lower region of the ferroelectric structure, and the second conductive structure has an uppermost surface beneath an uppermost surface of the first conductive structure. A second insulative structure is over the second conductive structure and within the ferroelectric structure. A pair of source/drain regions are adjacent an upper region of the first insulative structure and are on opposing sides of the first insulative structure from one another.

Abstract translation: 一些实施例包括具有衬在基底内的凹部的第一绝缘结构的晶体管结构。 第一导电结构将第一绝缘结构的内部排列，并且铁电结构将第一导电结构的内部排列。 第二导电结构在铁电结构的下部区域内，第二导电结构在第一导电结构的最上表面下方具有最上表面。 第二绝缘结构在第二导电结构之上并且在铁电体结构内。 一对源极/漏极区域与第一绝缘结构的上部区域相邻并且在第一绝缘结构的相对侧上彼此相邻。

公开(公告)号：WO2017008345A1

公开(公告)日：2017-01-19

申请号：PCT/CN2015/085737

申请日：2015-07-31

Applicant: 深圳市华星光电技术有限公司

Inventor： 李文辉

IPC: H01L29/227 ,  H01L29/267 ,  H01L21/34

CPC classification number: H01L29/78696 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/34 ,  H01L21/425 ,  H01L27/1225 ,  H01L27/127 ,  H01L29/227 ,  H01L29/24 ,  H01L29/267 ,  H01L29/41733 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/78618 ,  H01L29/7869

Abstract: 一种薄膜晶体管的制造方法，其包括在基板（10）上形成第一金属层，通过构图工艺使第一金属层形成包括栅极（12）的图案；在上述基板（10）及第一金属层上形成栅极绝缘层（13），栅极绝缘层（13）覆盖所述基板（10）的表面及所述栅极（12）；在所述栅极绝缘层（13）上形成正投影于所述栅极（12）的氧化物导体层（14）；在形成栅极绝缘层（13）的基板（10）上形成第二金属层，图案化所述第二金属层，形成所述薄膜晶体管的源极（15）及漏极（16），其中，所述源极（15）和漏极（16）均覆盖部分所述氧化物导体层（14）；对未覆盖源极（15）与漏极（16）且位于源极（15）与漏极（16）之间的氧化物导体层（14）进行等离子表面处理，使所述未覆盖源极（15）与漏极（16）的氧化物导体层（14）形成第一氧化物沟道层（17）；在所述基板（10）及所述图案化的第二金属层上形成的绝缘保护层（19），对所述绝缘保护层（19）进行图案化。

公开(公告)号：WO2016201752A1

公开(公告)日：2016-12-22

申请号：PCT/CN2015/083745

申请日：2015-07-10

Applicant: 深圳市华星光电技术有限公司

Inventor： 王质武

IPC: H01L27/12 ,  H01L21/77

CPC classification number: H01L27/1225 ,  G02F1/133512 ,  G02F1/133514 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2201/123 ,  H01L21/02178 ,  H01L21/02266 ,  H01L27/1259 ,  H01L29/4908 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/7869

Abstract: 一种阵列基板(100)及其制成方法、显示面板。其中，该阵列基板(100)，包括基板(110)和多个TFT(120)，所述TFT(120)包括设置在所述基板(110)上的栅极(121)、栅绝缘层(122)、沟道层(123)、蚀刻阻挡层(126)、源极(124)和漏极(125)，所述栅绝缘层(122)叠置在所述栅极(121)和沟道层(123)之间，以将所述栅极(121)和沟道层(123)绝缘，所述蚀刻阻挡层(126)、源极(124)和漏极(125)分别设置在所述沟道层(123)上，且所述刻蚀阻挡层(126)设置在所述源极(124)和漏极(125)之间；其中，所述刻蚀阻挡层(126)为AlN薄膜。通过上述方式，能够保证TFT(120)的质量，且提高刻蚀阻挡层(126)的成膜速率。

公开(公告)号：WO2016165185A1

公开(公告)日：2016-10-20

申请号：PCT/CN2015/079471

申请日：2015-05-21

Applicant: 深圳市华星光电技术有限公司

Inventor： 葛世民 ,  张合静 ,  曾志远 ,  苏智昱 ,  李文辉 ,  石龙强 ,  吕晓文

IPC: H01L29/786 ,  H01L27/32

CPC classification number: H01L27/1225 ,  G02F1/13439 ,  G02F1/1368 ,  G02F2001/133302 ,  G02F2201/123 ,  H01L21/02565 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1288 ,  H01L27/3262 ,  H01L29/24 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/78618 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

Abstract: 提供一种双栅极氧化物半导体TFT基板的制作方法及其结构。该双栅极氧化物半导体TFT基板的制作方法使用半色调掩膜板进行一道光罩制程，既能够完成氧化物半导体层的图案化、又能够通过离子掺杂制得氧化物导体层（52'），该氧化物导体层（52'）作为LCD的像素电极替代现有技术中的ITO像素电极；通过一道光罩制程同时制得源极（81）、漏极（82）与顶栅极（71）；通过一道光罩制成对钝化层（8）及顶栅绝缘层（32）进行图案化处理，光罩制程减少至九道，缩短了制作工序流程，提高了生产效率，降低了生产成本。

公开(公告)号：WO2016118376A3

公开(公告)日：2016-09-29

申请号：PCT/US2016013180

申请日：2016-01-13

Applicant: QUALCOMM INC

Inventor： YUAN JUN ,  LI XIA ,  YANG BIN

IPC: H01L29/51 ,  H01L21/28 ,  H01L29/161 ,  H01L29/49 ,  H01L29/66 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L21/28079 ,  H01L21/28088 ,  H01L29/161 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66356 ,  H01L29/66666 ,  H01L29/66977 ,  H01L29/7391

Abstract: In a particular embodiment, an apparatus includes an electron tunnel structure. The electron tunnel structure includes a tunneling layer, a channel layer, a source layer, and a drain layer. The tunneling layer and the channel layer are positioned between the source layer and the drain layer. The transistor device further includes a high-k dielectric layer adjacent to the electron tunnel structure.

Abstract translation: 在特定实施例中，一种装置包括电子隧道结构。 电子隧道结构包括隧道层，沟道层，源极层和漏极层。 隧道层和沟道层位于源极层和漏极层之间。 晶体管器件还包括与电子隧道结构相邻的高k电介质层。

公开(公告)号：WO2016099628A1

公开(公告)日：2016-06-23

申请号：PCT/US2015/053841

申请日：2015-10-02

Applicant: SANDISK TECHNOLOGIES, LLC

Inventor： MAKALA, Raghuveer S. ,  SHARANGPANI, Rahul ,  KANAKAMEDALA, Senaka Krishna ,  LIANG, Xiaofeng ,  MATAMIS, George ,  KOKA, Sateesh ,  ALSMEIER, Johann

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  G11C16/06 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7883

Abstract: A plurality of blocking dielectric portions can be formed between a memory stack structure and an alternating stack of first material layers and second material layers by selective deposition of a dielectric material layer. The plurality of blocking dielectric portions can be formed after removal of the second material layers selective to the first material layers by depositing a dielectric material on surfaces of the memory stack structure while avoiding deposition on surfaces of the first material layers. A deposition inhibitor material layer or a deposition promoter material layer can be optionally employed. Alternatively, the plurality of blocking dielectric portions can be formed on surfaces of the second material layers while avoiding deposition on surfaces of the first material layers after formation of the memory opening and prior to formation of the memory stack structure. The plurality of blocking dielectric portions are vertically spaced annular structures.

Abstract translation: 通过选择性沉积介电材料层，可以在存储器堆叠结构和第一材料层和第二材料层的交替堆叠之间形成多个阻挡电介质部分。 通过在存储堆叠结构的表面上沉积电介质材料，同时避免沉积在第一材料层的表面上，可以在去除对第一材料层选择性的第二材料层之后形成多个阻挡电介质部分。 可以任选地使用沉积抑制剂材料层或沉积促进剂材料层。 或者，可以在形成存储器开口之后并且在形成存储器堆叠结构之前，在第二材料层的表面上形成多个阻挡电介质部分，同时避免在第一材料层的表面上沉积。 多个阻挡电介质部分是垂直间隔开的环形结构。

公开(公告)号：WO2016095263A1

公开(公告)日：2016-06-23

申请号：PCT/CN2014/095326

申请日：2014-12-29

Applicant: 深圳市华星光电技术有限公司

Inventor： 杜鹏 ,  胡宇彤

IPC: G02F1/1362 ,  H01L27/12

CPC classification number: H01L27/1288 ,  G02F1/133345 ,  G02F1/13338 ,  G02F1/1362 ,  G02F1/136209 ,  G02F1/136277 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/133357 ,  G02F2001/136231 ,  G02F2202/104 ,  H01L27/12 ,  H01L27/1222 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/518 ,  H01L29/78633 ,  H01L29/78675

Abstract: 一种LTPS阵列基板，其包括多个低温多晶硅薄膜晶体管及底层透明导电层（32）、保护层（34）以及顶层透明导电层（36）。每一低温多晶硅薄膜晶体管包括依次叠加形成的基板（10），图形化的遮光层（12）、缓冲层（14）、图像化的多晶硅层（16）、栅极绝缘层（18）、扫描线（22）和公共电极线、绝缘层（24）、源漏极（28）、平坦层（30）。遮光层（12）覆盖扫描线（22）与源漏极（28），底层透明导电层（32）上与保护层（34）之间形成有图案化的第三金属层（38），图案化的第三金属层（38）包括第一区域（381）及与第一区域（381）相交设置的第二区域（382），第一区域（381）遮盖数据线（26），第二区域（382）的一部分与遮光层（12）靠近源漏极（28）的一侧位置叠加设置。

公开(公告)号：WO2016065898A1

公开(公告)日：2016-05-06

申请号：PCT/CN2015/080456

申请日：2015-06-01

Applicant: 京东方科技集团股份有限公司

Inventor： 李文波 ,  吴新银 ,  李盼 ,  程鸿飞 ,  先建波

IPC: G02F1/1343

CPC classification number: G02F1/134309 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/13624 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134345 ,  G09G2300/0426 ,  G09G2300/043 ,  G09G2300/0447 ,  G09G2320/028 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02532 ,  H01L21/02565 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/2855 ,  H01L21/443 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/1259 ,  H01L29/4908 ,  H01L29/495 ,  H01L29/518 ,  H01L29/66765 ,  H01L29/66969 ,  H01L29/78669 ,  H01L29/7869

Abstract: 一种阵列基板、显示面板及显示装置。所述阵列基板包括：多条数据线（30）和多条栅线（10），所述多条数据线（30）和所述多条栅线（10）定义的多个像素单元，每一像素单元包括第一像素电极（41）、第二像素电极（42），以及至少三个薄膜晶体管，所述像素单元还包括：充放电元件，所述充放电元件与所述至少三个薄膜晶体管中的第三薄膜晶体管对所述像素单元进行充放电，使得该像素单元形成电压不同的第一电压畴区和第二电压畴区。