公开(公告)号：WO2017200637A1

公开(公告)日：2017-11-23

申请号：PCT/US2017/024269

申请日：2017-03-27

申请人： MASSACHUSETTS INSTITUTE OF TECHNOLOGY

发明人： WARNER, Keith ,  D'ONOFRIO, Richard, P. ,  YOST, Donna-Ruth, W.

IPC分类号： H01L21/027 ,  H01L21/68 ,  H01L21/683 ,  H01L21/98 ,  H01L25/00

CPC分类号： H01L22/20 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/8221 ,  H01L22/12 ,  H01L23/544 ,  H01L24/75 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L27/0688 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/75753 ,  H01L2224/80006 ,  H01L2224/8013 ,  H01L2224/80896 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/8313 ,  H01L2224/9222 ,  H01L2224/80001 ,  H01L2224/82

摘要： A system and method for aligning at least two semiconductor structures for coupling includes an alignment device having a first semiconductor mounting portion movably coupled to a first portion of a mounting structure and a second semiconductor mounting portion movably coupled to a second portion of the mounting structure. The alignment device further includes one or more imaging devices disposed above at least one of the first and second mounting portions of the alignment device, the imaging devices configured to capture and/or or detect alignment marks in at least one of the semiconductor structures to be coupled. The alignment method includes bringing the semiconductor structures into intermittent contact prior to bonding the semiconductor structures to each other.

摘要翻译： 用于对准至少两个半导体结构以进行耦合的系统和方法包括对准装置，该对准装置具有可移动地耦合到安装结构的第一部分的第一半导体安装部分和可移动地耦合到第一半导体安装部分的第二半导体安装部分， 安装结构的第二部分。 对准装置还包括设置在对准装置的第一安装部分和第二安装部分中的至少一个上方的一个或多个成像装置，成像装置配置成捕获和/或检测至少一个半导体结构中的对准标记为 再加。 对准方法包括在将半导体结构彼此结合之前使半导体结构间歇接触。

公开(公告)号：WO2017112038A1

公开(公告)日：2017-06-29

申请号：PCT/US2016/056663

申请日：2016-10-12

申请人： INTEL CORPORATION

发明人： RAMALINGAM, Suriyakala ,  BAI, Yiqun ,  ANANTHAKRISHNAN, Nisha ,  KRISHNAN, Arjun

IPC分类号： H01L23/29 ,  H01L23/00

CPC分类号： H01L21/4853 ,  H01L23/15 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3511

摘要： Techniques and mechanisms for mitigating warpage of structures in a package. In an embodiment, a packaged integrated circuit device includes a mold compound disposed at least partially around an integrated circuit chip. The mold compound comprises fibers suspended in a media that is to aid in mechanical reinforcement of such fibers. The reinforced fibers contribute to mold compound properties that resist warping of the IC chip that might otherwise take place as a result of solder reflow or other processing. A modulus of elasticity of the mold compound is equal to or more than three GigePascals (3 GPa), where the modulus of elasticity corresponds to a temperature equal to two hundred and sixty degrees Celsius (260C). In another embodiment, a spiral flow value of the mold compound is equal to or more than sixty five centimeters (65 cm).

摘要翻译： 缓解包装中结构翘曲的技术和机制

在一个实施例中，封装的集成电路器件包括至少部分地围绕集成电路芯片设置的模制化合物。 模塑复合物包含悬浮在介质中的纤维，其有助于这种纤维的机械增强。 增强纤维有助于模塑化合物的性质，这些化合物的性质可以抵抗由于回流焊或其他处理而可能发生的IC芯片的翘曲。 模制化合物的弹性模量等于或大于三吉焦（3GPa），其中弹性模量对应于等于二百六十摄氏度（260℃）的温度。 在另一个实施例中，模制化合物的螺旋流动值等于或大于六十五厘米（65厘米）。

公开(公告)号：WO2017108121A1

公开(公告)日：2017-06-29

申请号：PCT/EP2015/081130

申请日：2015-12-23

申请人： INTEL IP CORPORATION ,  ALBERS, Sven ,  REINGRUBER, Klaus ,  PATTEN, Richard ,  SEIDEMANN, Georg ,  GEISSLER, Christian

发明人： ALBERS, Sven ,  REINGRUBER, Klaus ,  PATTEN, Richard ,  SEIDEMANN, Georg ,  GEISSLER, Christian

IPC分类号： H01L23/498 ,  H01L25/065

CPC分类号： H01L24/92 ,  H01L23/49816 ,  H01L23/5385 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/24 ,  H01L24/25 ,  H01L24/73 ,  H01L24/80 ,  H01L24/82 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/08237 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/2401 ,  H01L2224/24145 ,  H01L2224/245 ,  H01L2224/73259 ,  H01L2224/80815 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/9222 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/16251 ,  H01L2924/014 ,  H01L2224/80001 ,  H01L2224/19 ,  H01L2924/00012

摘要： An apparatus is described that includes a semiconductor die package. The semiconductor die package includes a semiconductor die package substrate having a top side and a bottom side. The semiconductor die package includes I/O balls on the bottom side of the semiconductor die package substrate. The I/O balls are to mount to a planar board. The semiconductor die package includes a first semiconductor die mounted on the bottom side of the semiconductor die package substrate. The first semiconductor die is vertically located between the bottom side of the semiconductor die package substrate and a second semiconductor die that is a part of the semiconductor die package.

摘要翻译： 描述了包括半导体管芯封装的设备。 半导体管芯封装包括具有顶侧和底侧的半导体管芯封装衬底。 半导体管芯封装包括在半导体管芯封装衬底的底侧上的I / O球。 I / O球将安装到平面板上。 半导体管芯封装包括安装在半导体管芯封装衬底的底侧上的第一半导体管芯。 第一半导体管芯垂直地位于半导体管芯封装衬底的底侧和作为半导体管芯封装的一部分的第二半导体管芯之间。

公开(公告)号：WO2017107174A1

公开(公告)日：2017-06-29

申请号：PCT/CN2015/098867

申请日：2015-12-25

申请人： INTEL CORPORATION ,  DING, Zhicheng ,  LIU, Bin

发明人： DING, Zhicheng ,  LIU, Bin

IPC分类号： H01L25/16

CPC分类号： H01L25/16 ,  H01L22/14 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2924/00

摘要： A system in package and method for making a system in package. A plurality of passive devices are coupled to an interposer. A molding compound envelopes the plurality of passive devices and defines a platform having a substantially planar surface. The interposer is coupled to a substrate. A plurality of integrated circuit dies are coupled in a stack to the planar surface.

摘要翻译：

封装中的系统和封装中的系统。 多个无源器件耦合到插入器。 模制化合物包封多个无源器件并限定具有基本上平坦的表面的平台。 内插器耦合到衬底。 多个集成电路管芯以堆叠方式耦合到平面表面。

公开(公告)号：WO2017105701A1

公开(公告)日：2017-06-22

申请号：PCT/US2016/061763

申请日：2016-11-14

申请人： INTEL CORPORATION

发明人： YAO, Jimin ,  GANESAN, Sanka ,  LIFF, Shawna M. ,  DENG, Yikang ,  MALLIK, Debendra

IPC分类号： H01L23/00 ,  H01L23/488 ,  H01L23/498

CPC分类号： H01L23/49816 ,  H01L21/4853 ,  H01L23/3114 ,  H01L23/49838 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/14135 ,  H01L2224/16237 ,  H01L2224/16503 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/8101 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/15321 ,  H01L2924/3511 ,  H05K1/03 ,  H05K1/18 ,  H05K1/181 ,  H05K3/34 ,  H05K3/3436 ,  H05K2201/10515 ,  H05K2201/1053 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01028

摘要： Integrated circuit (IC) package structures, and related devices and methods, are disclosed herein. In some embodiments, an IC package substrate may include: a dielectric layer having a first face and a second face; a metal layer disposed at the first face of the dielectric layer and having a first face and a second face, wherein the second face of the metal layer is disposed between the first face of the metal layer and the second face of the dielectric layer; a package contact at the first face of the metal layer to couple the IC package substrate to a component; and a die contact at the first face of the metal layer to couple a die to the IC package substrate.

摘要翻译： 这里公开了集成电路（IC）封装结构以及相关器件和方法。 在一些实施例中，IC封装衬底可以包括：具有第一面和第二面的介电层; 设置在介电层的第一面并具有第一面和第二面的金属层，其中金属层的第二面设置在金属层的第一面和介电层的第二面之间; 在所述金属层的所述第一面处的封装触点以将所述IC封装衬底耦合到组件; 以及在金属层的第一表面处的管芯接触，以将管芯耦合到IC封装衬底。

公开(公告)号：WO2017052652A1

公开(公告)日：2017-03-30

申请号：PCT/US2015/052475

申请日：2015-09-25

申请人： INTEL CORPORATION

发明人： JUN, Kimin ,  MUELLER, Brennen ,  FISCHER, Paul

IPC分类号： H01L25/065 ,  H01L23/48

CPC分类号： H01L23/48 ,  H01L21/6835 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/82 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/04 ,  H01L2224/05567 ,  H01L2224/08145 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/1703 ,  H01L2224/24146 ,  H01L2224/73201 ,  H01L2224/73209 ,  H01L2224/73251 ,  H01L2224/73259 ,  H01L2224/80006 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80213 ,  H01L2224/8083 ,  H01L2224/80895 ,  H01L2224/81005 ,  H01L2224/81099 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/81895 ,  H01L2224/9212 ,  H01L2224/92124 ,  H01L2224/9222 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/10157 ,  H01L2924/00014 ,  H01L2224/80 ,  H01L2224/82 ,  H01L2224/19 ,  H01L2224/08 ,  H01L2924/014

摘要： Hybrid bonding is described for combining one semiconductor die with another. Some embodiments include attaching small dies on a wafer to a temporary carrier, aligning the dies over a plurality of larger host dies on a host wafer using the temporary carrier, applying the small dies against the host dies using the temporary carrier so that a subset of the small dies bond to respective host dies, separating the temporary carrier so that the subset of bonded small dies are attached to a respective host die and the remaining small dies are separated with the temporary carrier, singulating the host dies, and packaging the host dies.

摘要翻译： 描述了用于将一个半导体管芯与另一个半导体管芯组合的混合结合。 一些实施例包括将晶片上的小模具附接到临时载体上，使用临时载体将模具对准主晶片上的多个较大的主模具，使用临时载体将小模具施加到主模具上，使得 小型管芯与相应的主体管芯接合，分离临时载体，使得粘合的小型管芯的子集连接到相应的主管模具上，剩余的小型管芯与临时载体分离，分离主体模具，并将主体模具 。

公开(公告)号：WO2017018231A1

公开(公告)日：2017-02-02

申请号：PCT/JP2016/070874

申请日：2016-07-14

申请人： ソニー株式会社

发明人： 籾内　雄太 ,  高岡　裕二 ,  田仲　清久 ,  岸田　栄一郎 ,  西岡　恵美 ,  山下　直生 ,  関　大一

IPC分类号： H01L27/14 ,  H01L23/12 ,  H04N5/335

CPC分类号： H01L27/14636 ,  H01L23/12 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49833 ,  H01L23/4985 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L27/14 ,  H01L27/14618 ,  H01L2224/14155 ,  H01L2224/16227 ,  H01L2224/73253 ,  H01L2224/92225 ,  H01L2924/15159 ,  H01L2924/152 ,  H04N5/335

摘要： 本技術は、フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができるようにする半導体装置及びその製造方法、並びに電子機器に関する。 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、固体撮像素子の受光面側となる上面側に設けられるパッド部と、上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板とを備え、フレキシブルプリント基板は、上面側の端部の位置が、受光面上の空間内の位置とは異なる位置となるように、固体撮像素子における各面に沿って配置される半導体装置が提供される。本技術は、例えば、CMOSイメージセンサをパッケージングする際に適用することができる。

摘要翻译： 本技术涉及使用柔性印刷电路板，其制造方法和电子设备可以更简单地实现芯片尺寸封装的半导体器件。 本发明提供一种半导体装置，具备：固体摄像元件，其包括：像素阵列部，其中包含光电转换元件的多个像素以二维方式设置在矩阵中; 以及柔性印刷电路板，包括布线，用于将设置在作为其光接收表面侧的固态图像捕获元件的上表面侧上的焊盘部分连接到设置在相对侧的下表面侧的外部端子 其中柔性印刷电路板沿着固态图像捕获元件的每个表面设置，使得柔性印刷电路板的在柔性印刷电路板的上表面侧上的端部设置在 与光接收表面上方的空间中的位置不同的位置。 例如，当包装CMOS图像传感器时，可以应用本技术。

公开(公告)号：WO2017008251A1

公开(公告)日：2017-01-19

申请号：PCT/CN2015/083983

申请日：2015-07-14

申请人： GOERTEK. INC

发明人： ZOU, Quanbo ,  WANG, Zhe

IPC分类号： H01L21/50

CPC分类号： H01L24/97 ,  H01L21/50 ,  H01L21/6835 ,  H01L22/14 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0753 ,  H01L33/62 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68354 ,  H01L2221/68381 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/293 ,  H01L2224/2939 ,  H01L2224/32013 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81011 ,  H01L2224/81121 ,  H01L2224/81143 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/81903 ,  H01L2224/81907 ,  H01L2224/83005 ,  H01L2224/83101 ,  H01L2224/83143 ,  H01L2224/83851 ,  H01L2224/83855 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2224/95144 ,  H01L2224/95145 ,  H01L2224/97 ,  H01L2924/12041 ,  H01L2933/0033 ,  H01L2933/0066 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2221/68304 ,  H01L21/78 ,  H01L22/10 ,  H01L2224/83104 ,  H01L2924/014

摘要： An assembling method, a manufacturing method, a device and an electronic apparatus of flip-die are disclosed. The method for assembling a flip-die, comprises: temporarily bonding the flip-die (205) onto a laser-transparent first substrate (204), wherein bumps (202) of the flip-die (205) are located on the side of the flip-die (205) opposite to the first substrate (204); aligning the bumps (202) with pads (206) on a receiving substrate (207); irradiating the original substrate with laser (208) from the first substrate side to lift-off the flip-die (205) from the first substrate (204); and attaching the flip-die (205) on the receiving substrate (207). A faster assembly rate, a smaller chip size, and a lower profile can be achieved.

摘要翻译： 公开了一种组合方法，制造方法，装置以及倒装模具的电子装置。 用于组装翻盖的方法包括：将翻盖（205）暂时地接合到激光透明的第一基板（204）上，其中翻盖（205）的凸块（202）位于 所述翻盖（205）与所述第一基板（204）相对; 将凸起（202）与接收衬底（207）上的衬垫（206）对准; 用激光器（208）从第一衬底侧照射原始衬底以从第一衬底（204）提起翻盖（205）; 以及将所述翻盖（205）附接在所述接收基板（207）上。 可以实现更快的组装速度，更小的芯片尺寸和更低的轮廓。

公开(公告)号：WO2016117072A1

公开(公告)日：2016-07-28

申请号：PCT/JP2015/051648

申请日：2015-01-22

申请人： ルネサスエレクトロニクス株式会社

发明人： 池田　侑一郎 ,  小谷　憲

IPC分类号： H01L21/56 ,  H01L21/60 ,  H01L21/822 ,  H01L27/04

CPC分类号： H01L23/49541 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/92 ,  H01L2223/5446 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/29101 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2924/10162 ,  H01L2924/15311 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/3862 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

摘要： 　半導体装置ＰＫＧは、半導体チップＣＰと、リードＬＤ３と、半導体チップＣＰのパッド電極ＰＤ２とリードＬＤ３とを電気的に接続するワイヤＢＷ５と、半導体チップＣＰのパッド電極ＰＤ３とリードＬＤ３とを電気的に接続するワイヤＢＷ３と、それらを樹脂で封止する封止体と、を有する。半導体チップＣＰは、内部回路５ｂと内部回路５ｃとスイッチ回路部ＳＷとを含み、内部回路５ｃとパッド電極ＰＤ３との間では信号の伝送が可能である。スイッチ回路部ＳＷは、内部回路５ｂとパッド電極ＰＤ２との間で信号の伝送が可能な第１状態と、内部回路５ｂとパッド電極ＰＤ２との間で信号の伝送が不可能な第２状態と、を設定可能な回路である。半導体装置ＰＫＧの動作中は、スイッチ回路部ＳＷは、第２状態に固定されている。

摘要翻译： 半导体器件PKG具有：半导体芯片CP; 铅LD3; 将半导体芯片CP的焊盘电极PD2与引线LD3电连接的布线BW5; 将半导体芯片CP的焊盘电极PD3与引线LD3电连接的布线BW3; 以及用树脂密封半导体芯片，引线，焊盘电极和电线的密封体。 半导体芯片CP包括内部电路5b，内部电路5c和开关电路部分SW，并且可以在内部电路5c和焊盘电极PD3之间传输信号。 开关电路部分SW是其中可以在内部电路5b和焊盘电极PD2之间传输信号的第一状态和第二状态，其中信号不能在内部电路5b和焊盘之间传输 电极PD2，可设置。 开关电路部分SW在半导体器件PKG工作时固定在第二状态。

公开(公告)号：WO2016114318A1

公开(公告)日：2016-07-21

申请号：PCT/JP2016/050873

申请日：2016-01-13

申请人： デクセリアルズ株式会社

发明人： 阿久津　恭志 ,  石松　朋之

IPC分类号： H01L25/065 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18 ,  H05K3/46

CPC分类号： H01L25/0657 ,  H01L23/544 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2224/11003 ,  H01L2224/111 ,  H01L2224/13078 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/1319 ,  H01L2224/133 ,  H01L2224/1357 ,  H01L2224/13582 ,  H01L2224/136 ,  H01L2224/13644 ,  H01L2224/13655 ,  H01L2224/16058 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/17107 ,  H01L2224/17181 ,  H01L2224/27003 ,  H01L2224/271 ,  H01L2224/27515 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81101 ,  H01L2224/81122 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81203 ,  H01L2224/81903 ,  H01L2224/83101 ,  H01L2224/83122 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83203 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2924/00015 ,  H01L2924/3841 ,  H01L2224/83851 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/05442 ,  H01L2924/05432

摘要： 　貫通電極を有する半導体基板が積層されている多層基板であって、導通特性に優れ、かつ低コストに製造できる多層基板が提供される。多層基板の平面視には、貫通電極が対向する位置に導電粒子が選択的に存在する。多層基板は、対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する。

摘要翻译： 提供了一种多层板，其包括具有通孔并层叠在一起的半导体板，并且具有优异的导电特性并且可以以低成本制造。 多层板包括在平面图中选择性地存在于通孔彼此相对的位置的导电颗粒。 在该多层板的连接结构中，相对的贯通电极通过导电性粒子连接，形成有贯通电极的半导体基板通过绝缘性粘合剂粘结在一起。