公开(公告)号：WO2015097979A1

公开(公告)日：2015-07-02

申请号：PCT/JP2014/005805

申请日：2014-11-19

Applicant: パナソニックIPマネジメント株式会社

Inventor： 平野　博茂 ,  手谷　道成 ,  浜田　政一 ,  垂水　喜明

IPC: H01L21/3205 ,  C25D5/12 ,  C25D7/12 ,  H01L21/28 ,  H01L21/288 ,  H01L21/60 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L23/498 ,  C25D5/022 ,  C25D5/12 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/705 ,  H01L21/76843 ,  H01L21/76865 ,  H01L21/76873 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/4924 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/53238 ,  H01L23/53266 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/02311 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/03903 ,  H01L2224/0401 ,  H01L2224/05007 ,  H01L2224/05013 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05084 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05547 ,  H01L2224/05553 ,  H01L2224/05564 ,  H01L2224/05644 ,  H01L2224/1403 ,  H01L2224/14155 ,  H01L2924/00014

Abstract: 　十分な酸化耐性又はマイグレーション耐性を有する配線を備えた半導体装置を実現できるようにする。半導体基板（１０１）の上に形成された第１の絶縁膜（１２１）と、第１の絶縁膜（１２１）の上に形成された第１の配線（１３１）と、第１の配線（１３１）を覆うように、第１の絶縁膜（１２１）の上に設けられた第２の絶縁膜（１２２）と、第２の絶縁膜（１２２）の上に形成された第２の配線（１３２）とを備えている。第２の絶縁膜（１２２）は、第１の配線（１３１）の上面を露出する第１の開口部（１２２ａ）及び第２の開口部（１２２ｂ）を有している。第２の配線（１３２）は、シード層（１４２）と、シード層（１４２）の全側面を被覆する第１のめっき層（１４５）とを有し、シード層（１４２）は、第２の開口部（１２２ｂ）の周囲には形成されていない。

Abstract translation: 提供配备有具有足够的耐氧化性或耐迁移性的布线的半导体器件。 该半导体装置配备有形成在半导体基板（101）上的第一绝缘膜（121）。 形成在第一绝缘膜（121）上的第一布线（131） 设置在第一绝缘膜（121）上以覆盖第一布线（131）的第二绝缘膜（122）; 和形成在第二绝缘膜（122）上的第二布线（132）。 第二绝缘膜（122）具有第一开口（122a）和第二开口（122b），第一布线（131）的上表面从该开口露出。 第二布线（132）具有种子层（142），覆盖种子层（142）的整个侧面的第一镀层（145）和种子层（142）不形成在第二开口周围 （122B）。

公开(公告)号：WO2013101919A1

公开(公告)日：2013-07-04

申请号：PCT/US2012/071796

申请日：2012-12-27

Applicant: MAXIM INTEGRATED PRODUCTS, INC. ,  KHANDEKAR, Viren ,  THAMBIDURAI, Karthik ,  ASHRAFZADEH, Ahmad ,  KELKAR, Amit ,  NGUYEN, Hien, D.

Inventor： KHANDEKAR, Viren ,  THAMBIDURAI, Karthik ,  ASHRAFZADEH, Ahmad ,  KELKAR, Amit ,  NGUYEN, Hien, D.

IPC: H01L23/498 ,  H01L23/48

CPC classification number: H01L21/76877 ,  H01L21/56 ,  H01L21/561 ,  H01L23/28 ,  H01L23/29 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/50 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L25/0657 ,  H01L2224/02379 ,  H01L2224/03462 ,  H01L2224/0348 ,  H01L2224/03903 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05541 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/11422 ,  H01L2224/13111 ,  H01L2224/16145 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2224/05552

Abstract: Semiconductor package device, such as wafer-level package semiconductor devices, are described that have pillars for providing electrical interconnectivity. In an implementation, the wafer-level package devices include an integrated circuit chip having at least one pillar formed over the integrated circuit chip. The pillar is configured to provide electrical interconnectivity with the integrated circuit chip. The wafer-level package device also includes an encapsulation structure configured to support the pillar.

Abstract translation: 描述了诸如晶片级封装半导体器件的半导体封装器件，其具有用于提供电互连性的柱。 在一个实现中，晶片级封装器件包括集成电路芯片，其具有形成在集成电路芯片上的至少一个柱。 支柱被配置为提供与集成电路芯片的电互连性。 晶片级封装器件还包括被配置为支撑柱的封装结构。