公开(公告)号：WO2018234121A1

公开(公告)日：2018-12-27

申请号：PCT/EP2018/065687

申请日：2018-06-13

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  EICHINGER, Christian

IPC: H01L33/00 ,  H01L33/44 ,  H01L33/62 ,  H01L33/64

CPC classification number: H01L33/62 ,  H01L33/0025 ,  H01L33/44 ,  H01L33/64 ,  H01L2224/1403 ,  H01L2224/14519 ,  H01L2224/16014 ,  H01L2933/0066

Abstract: Es wird ein strahlungsemittierender Halbleiterchip mit den folgenden Merkmalen angegeben: - einem Halbleiterkörper (1) umfassend: - eine epitaktische Halbleiterschichtenfolge (2) mit einer aktive Zone (3), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, - einer Strahlungsaustrittsfläche, von der die im Betrieb des Halbleiterchips erzeugte elektromagnetische Strahlung ausgesandt wird, - einer rückseitigen Hauptfläche, die der Strahlungsaustrittsfläche gegenüberliegt, wobei - ein Mehrschichtenstapel (7) mit einer Barriereschicht (4, 4', 4'') und einer Lotschicht (6) auf die rückseitige Hauptfläche des Halbleiterkörpers (1) aufgebracht ist, - die Barriereschicht (4) zwischen der rückseitigen Hauptfläche des Halbleiterkörpers (1) und der Lotschicht (6) angeordnet ist, und - die Lotschicht (6) von außen frei zugänglich ist. Weiterhin werden ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und ein Verfahren zur Herstellung einer strahlungsemittierenden Anordnung angegeben.

公开(公告)号：WO2015183884A2

公开(公告)日：2015-12-03

申请号：PCT/US2015/032572

申请日：2015-05-27

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  MIRKARIMI, Laura, Wills ,  SITARAM, Arkalgud, R. ,  WOYCHIK, Charles, G.

IPC: H01L23/04

CPC classification number: H01L23/562 ,  H01L21/561 ,  H01L21/78 ,  H01L21/784 ,  H01L22/32 ,  H01L23/04 ,  H01L23/10 ,  H01L23/147 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/06 ,  H01L24/09 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/131 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/83192 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/06596 ,  H01L2924/12042 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/1615 ,  H01L2924/16152 ,  H01L2924/16153 ,  H01L2924/16176 ,  H01L2924/16235 ,  H01L2924/16251 ,  H01L2924/1632 ,  H01L2924/164 ,  H01L2924/167 ,  H01L2924/16788 ,  H01L2924/1679 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: An assembly with modules (110, 1310) containing integrated circuits and attached to a wiring substrate (120) is reinforced by one or more reinforcement frames (410) attached to the wiring substrate. The modules are located in openings (e.g. cavities and/or through-holes 414) in the reinforcement frame. Other features are also provided.

Abstract translation: 包含集成电路并附接到布线基板（120）的模块（110,1310）的组件由附接到布线基板的一个或多个加强框架（410）加强。 模块位于加强框架中的开口（例如空腔和/或通孔414）中。 还提供其他功能。

公开(公告)号：WO2015105098A1

公开(公告)日：2015-07-16

申请号：PCT/JP2015/050140

申请日：2015-01-06

Applicant: デクセリアルズ株式会社

Inventor： 小高　良介 ,  佐藤　大祐

IPC: H05K3/32 ,  H01B5/16 ,  H01L21/60 ,  H01R11/01 ,  H01R43/00

CPC classification number: H05K3/323 ,  H01L24/06 ,  H01L24/14 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/06102 ,  H01L2224/1403 ,  H01L2224/16227 ,  H01L2224/27334 ,  H01L2224/2929 ,  H01L2224/29318 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/2936 ,  H01L2224/29387 ,  H01L2224/2939 ,  H01L2224/29391 ,  H01L2224/29444 ,  H01L2224/29455 ,  H01L2224/2949 ,  H01L2224/32225 ,  H01L2224/75252 ,  H01L2224/75301 ,  H01L2224/81903 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83851 ,  H01L2924/15159 ,  H05K1/0306 ,  H05K1/189 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/05442 ,  H01L2924/0715 ,  H01L2924/05381 ,  H01L2924/0549 ,  H01L2924/0635

Abstract: セラミック基板（２）の端子（１）と、電子部品の端子とを異方性導電接続させる接続方法において、前記セラミック基板（２）の端子（１）上に異方性導電フィルムを貼り付ける貼付工程と、前記異方性導電フィルム上に前記電子部品を載置する載置工程と、前記電子部品を加熱押圧部材により２ＭＰａ未満の押圧力で加熱及び押圧する加熱押圧工程と、を含み、前記セラミック基板（２）の高さバラツキが、２０μｍ以上であり、前記異方性導電フィルムが、ラジカル重合性物質と、熱ラジカル開始剤と、平均粒径が１３μｍ以上の導電性粒子とを含有する接続方法である。

Abstract translation: 本发明是一种连接方法，其中在陶瓷基板（2）的端子（1）和电子部件的端子之间执行各向异性导电连接的所述连接方法包括以下步骤：将各向异性导电膜应用于 陶瓷基板（2）的端子（1）; 安装，其将电子部件安装在各向异性导电膜上; 并使用热压部件以小于2MPa的压力加热并按压电子部件的热压。 陶瓷基板（2）的高度变化大于或等于20μm，各向异性导电膜含有自由基聚合材料，热自由基引发剂和平均粒径大于或等于13的导电颗粒 微米。

公开(公告)号：WO2015030670A1

公开(公告)日：2015-03-05

申请号：PCT/SG2013/000374

申请日：2013-08-28

Applicant: INSTITUTE OF TECHNICAL EDUCATION

Inventor： LEE, Teck Kheng ,  SER, Bok Leng

IPC: H01L21/44 ,  H01L21/28 ,  H01L23/522 ,  H01L29/41 ,  H01L23/488

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02333 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/1134 ,  H01L2224/11462 ,  H01L2224/11472 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13193 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/01029

Abstract: A multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device. The multilayer structure comprises: a substrate having an electrically conductive portion thereon; a dielectric layer formed over the substrate; the dielectric layer comprising an opening over at least part of the electrically conductive portion; and a conductive pillar formed on the at least part of the electrically conductive portion; wherein the conductive pillar comprises walls defined by at least the opening of the dielectric layer and an opening of a patterned layer.

Abstract translation: 一种用于半导体器件的多层结构和形成半导体器件的多层结构的方法。 多层结构包括：其上具有导电部分的基板; 形成在所述基板上的电介质层; 所述电介质层包括在所述导电部分的至少一部分上的开口; 以及形成在所述导电部分的至少一部分上的导电柱; 其中所述导电柱包括至少由所述电介质层的开口和图案化层的开口限定的壁。

公开(公告)号：WO2014158388A1

公开(公告)日：2014-10-02

申请号：PCT/US2014/015810

申请日：2014-02-11

Applicant: MARVELL WORLD TRADE LTD. ,  KAO, Huahung ,  LIOU, Shiann-Ming

Inventor： KAO, Huahung ,  LIOU, Shiann-Ming

IPC: H01L25/10 ,  H01L23/34 ,  H01L23/00 ,  H01L25/065

CPC classification number: H01L25/105 ,  H01L23/3128 ,  H01L23/3737 ,  H01L23/4275 ,  H01L23/4334 ,  H01L23/49816 ,  H01L23/49833 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0655 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/35121 ,  H01L2924/37001 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: Embodiments of the present disclosure provide a package on package arrangement comprising a first package (804,904) including a substrate layer (116) including a top side (117a), and a bottom side (117b) that is opposite to the top side, wherein the top side of the substrate layer defines a substantially flat surface (117a), and a first die (118) coupled to the bottom side of the substrate layer. The arrangement also comprises a second package (802,902) including a plurality of rows of solder balls (806,906) and at least one of one or both of an active component or a passive component (810,910,920). The second package is attached, via the plurality of rows of solder balls, to the substantially flat surface of the top side of the substrate layer of the first package. The active component and/or a passive component (810,910,920) is attached to the substantially flat surface of the top side of the substrate layer of the first package.

Abstract translation: 本公开的实施例提供了一种包装装置，其包括第一包装（804,904），第一包装（804,904）包括包括顶侧（117a）的底层（116）和与顶侧相对的底侧（117b），其中 衬底层的顶侧限定了基本平坦的表面（117a），以及耦合到衬底层的底侧的第一管芯（118）。 该装置还包括包括多排焊球（806,906）和活动部件或无源部件（810,910,920）中的一个或两个中的至少一个的第二封装（802,902）。 第二包装通过多排焊球附接到第一包装的基底层的顶侧的基本上平坦的表面。 有源部件和/或无源部件（810,910,920）附接到第一封装的衬底层的顶侧的基本上平坦的表面。

公开(公告)号：WO2014107301A1

公开(公告)日：2014-07-10

申请号：PCT/US2013/075672

申请日：2013-12-17

Applicant: INVENSAS CORPORATION

Inventor： HABA, Belgacem ,  MOHAMMED, Ilyas ,  CASKEY, Terrence ,  CO, Reynaldo ,  CHAU, Ellis

IPC: H01L23/498 ,  H01L25/10 ,  H01L25/065 ,  H01L23/00 ,  H01L23/31

CPC classification number: H05K1/11 ,  H01L21/56 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/528 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1191 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13101 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14135 ,  H01L2224/16105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/32225 ,  H01L2224/45012 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45101 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45624 ,  H01L2224/45655 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15322 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/0298 ,  H05K1/181 ,  H05K1/185 ,  H05K2201/10515 ,  H05K2201/10977 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/014

Abstract: A structure (10) may include bond elements (24) having bases joined to conductive elements (18) at a first portion of a first surface and end surfaces remote from the substrate (12). A dielectric encapsulation element (40) may overlie and extend from the first portion and fill spaces between the bond elements (24) to separate the bond elements (24) from one another. The encapsulation element (40) has a third surface facing away from the first surface. Unencapsulated portions of the bond elements (24) are defined by at least portions of the end surfaces uncovered by the encapsulation element at the third surface. The encapsulation element (40) at least partially defines a second portion (210) of the first surface that is other than the first portion and has an area sized to accommodate an entire area of a microelectronic element (602). Some conductive elements (18) are at the second portion and configured for connection with such microelectronic element (602).

Abstract translation: 结构（10）可以包括在第一表面的第一部分和远离基底（12）的端表面处具有连接到导电元件（18）的基底的结合元件（24）。 电介质封装元件（40）可以从第一部分覆盖并延伸并填充接合元件（24）之间的空间，以将接合元件（24）彼此分离。 封装元件（40）具有背离第一表面的第三表面。 粘合元件（24）的未封装的部分由在第三表面处被封装元件未覆盖的端面的至少一部分限定。 封装元件（40）至少部分地限定第一表面的除第一部分之外的第二部分（210），并且具有尺寸适于容纳微电子元件（602）的整个区域的区域。 一些导电元件（18）位于第二部分并被配置为与这种微电子元件（602）连接。

公开(公告)号：WO2014066301A1

公开(公告)日：2014-05-01

申请号：PCT/US2013/066035

申请日：2013-10-22

Applicant: SENSOR ELECTRONIC TECHNOLOGY, INC.

Inventor： BILENKO, Yuri ,  SHUR, Michael ,  GASKA, Remigijus

IPC: H01L33/62 ,  H01L33/48

CPC classification number: H01L33/52 ,  H01L24/81 ,  H01L24/94 ,  H01L27/15 ,  H01L33/60 ,  H01L33/62 ,  H01L2224/0401 ,  H01L2224/06102 ,  H01L2224/1403 ,  H01L2224/16245 ,  H01L2224/81191 ,  H01L2224/94 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2933/0066 ,  H01L2924/00 ,  H01L2224/81

Abstract: A solution for packaging a two terminal device, such as a light emitting diode, is provided. In one embodiment, a method of packaging a two terminal device includes: patterning a metal sheet to include a plurality of openings; bonding at least one two terminal device to the metal sheet, wherein a first opening corresponds to a distance between a first contact and a second contact of the at least one two terminal device; and cutting the metal sheet around each of the least one two terminal device, wherein the metal sheet forms a first electrode to the first contact and a second electrode to the second contact.

Abstract translation: 提供了用于封装诸如发光二极管的两个终端设备的解决方案。 在一个实施例中，一种封装双端子器件的方法包括：图案化金属片以包括多个开口; 将至少一个两个端子装置接合到所述金属板，其中第一开口对应于所述至少一个两个端子装置的第一触点和第二触点之间的距离; 以及围绕所述至少一个两端子装置中的每一个切割金属片，其中所述金属片形成到所述第一接触件的第一电极和到所述第二接触件的第二电极。

公开(公告)号：WO2014004520A1

公开(公告)日：2014-01-03

申请号：PCT/US2013/047634

申请日：2013-06-25

Applicant: ADVANCED MICRO DEVICES, INC. ,  SU, Michael, Zhuoying ,  LEI, Fu ,  KUECHENMEISTER, Frank

Inventor： SU, Michael, Zhuoying ,  LEI, Fu ,  KUECHENMEISTER, Frank

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L23/3192 ,  H01L21/76804 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06131 ,  H01L2224/06141 ,  H01L2224/11462 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/1148 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14104 ,  H01L2224/14131 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2224/05552 ,  H01L2224/03 ,  H01L2224/11

Abstract: Integrated circuit packages comprise vias, each of which extends from a pad in communication with an integrated circuit on a semiconductor chip through insulating material overlying the semiconductor chip to an attachment surface facing a substrate. The portion of each via proximate the attachment surface is laterally offset from the portion proximate the pad from which it extends in a direction away from the centre of the semiconductor chip. Metallic material received in the vias mechanically and electrically interconnects the semiconductor chip to the substrate.

Abstract translation: 集成电路封装包括通孔，每个通孔从与半导体芯片上的集成电路通信的焊盘延伸通过覆盖半导体芯片的绝缘材料到面向衬底的附接表面。 每个通孔的靠近附接表面的部分从靠近焊盘的部分横向偏移，从该部分沿着该部分沿远离半导体芯片的中心的方向延伸。 通孔中容纳的金属材料将半导体芯片机械地电连接到基板。

公开(公告)号：WO2013157552A1

公开(公告)日：2013-10-24

申请号：PCT/JP2013/061318

申请日：2013-04-16

Applicant: デクセリアルズ株式会社

Inventor： 波木　秀次 ,  蟹澤　士行 ,  馬越　英明 ,  青木　正治 ,  石神　明

IPC: C09J201/00 ,  C09J9/02 ,  C09J11/00 ,  C22C5/06 ,  H01B1/00 ,  H01B1/22 ,  H01B13/00 ,  H01L33/50 ,  H01R4/04 ,  H01R11/01 ,  H01R43/00

CPC classification number: C09J9/02 ,  C08J3/128 ,  C08K3/08 ,  C08K9/12 ,  C09J11/00 ,  C09J201/00 ,  C22C5/06 ,  C23C14/14 ,  H01B1/22 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L33/005 ,  H01L33/46 ,  H01L33/62 ,  H01L2224/0401 ,  H01L2224/06102 ,  H01L2224/13144 ,  H01L2224/1403 ,  H01L2224/16238 ,  H01L2224/2929 ,  H01L2224/2939 ,  H01L2224/29439 ,  H01L2224/29444 ,  H01L2224/29455 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49107 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2224/83101 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2924/07802 ,  H01L2924/07811 ,  H01L2924/12041 ,  H01L2933/0025 ,  H01L2933/0033 ,  H01L2933/0066 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 　本発明は、銀系金属を導電層とする導電性粒子を用い、光反射率が高く、しかも優れた耐マイグレーション性を有する異方性導電接着剤の技術を提供するものである。本発明の異方性導電接着剤１は、絶縁性接着剤樹脂２中に光反射性の導電性粒子３を含有する。光反射性の導電性粒子３は、樹脂粒子３０の表面に、銀と、金と、ハフニウムとを含有する合金からなる光反射性金属層３１がスパッタリング法によって形成されている。導電性粒子３における光反射性金属層の組成比が、銀が５０重量％以上８０重量％以下、金が１０重量％以上４５重量％以下、ハフニウムが１０重量％以上４０重量％以下で、全体として１００重量％を超えない範囲とすることが好ましい。

Abstract translation: 本发明提供使用具有银基金属的导电粒子作为导电层的各向异性导电粘合剂的技术，具有高的光反射率，并且具有优异的耐迁移性能。 这种各向异性导电粘合剂（1）在绝缘粘合树脂（2）中包括光反射导电颗粒（3）。 对于反射光导电颗粒（3），通过在树脂颗粒（30）的表面上溅射形成由包含银，金和铪的合金形成的光反射金属层（31）。 导电性粒子（3）中的光反射金属层的组成比优选为银，银，金为10〜45重量％，铪为10〜40重量％的范围。 不超过100重量％。

公开(公告)号：WO2013084529A1

公开(公告)日：2013-06-13

申请号：PCT/JP2012/067320

申请日：2012-07-06

Applicant: 住友電気工業株式会社 ,  森 大樹 ,  右田 真樹 ,  永井 陽一

Inventor： 森　大樹 ,  右田　真樹 ,  永井　陽一

IPC: H01L27/146 ,  H01L21/60 ,  H01L25/16 ,  H01L27/144

CPC classification number: H01L27/14636 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/81 ,  H01L25/50 ,  H01L27/14618 ,  H01L27/14634 ,  H01L27/1469 ,  H01L2224/0401 ,  H01L2224/06102 ,  H01L2224/1147 ,  H01L2224/11826 ,  H01L2224/11903 ,  H01L2224/1308 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13166 ,  H01L2224/13169 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/7525 ,  H01L2224/75753 ,  H01L2224/81121 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/35121 ,  H01L2924/00014 ,  H01L2924/0103 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 撮像装置１は、受光素子ユニット２と、処理部３と、第１接続体４と、第２接続体５と、を備える。第１接続体４は、受光素子ユニット２の第１電極１１と処理部３の対応する第２電極２１とを電気的に接続する。第１接続体４は、第１電極１１および第２電極２１間に配置されインジウムを含む半田部２９ と、第１電極１１および第２電極２１と半田部２９とが合金化することを抑制するためのバリア層３０と、を含む。第２接続体５は、を前記第１接続体の融点以上の融点を有し、第１接続体よりも硬度が硬い材料を含む半田とが合金化することで形成された合金部３３を含む。

Abstract translation: 成像装置（1）设置有光接收元件单元（2），处理单元（3），第一连接体（4）和第二连接体（5）。 第一连接体（4）电连接：光接收元件单元（2）的第一电极（11）; 和对应于处理单元（3）的第二电极（21）。 第一连接体（4）包含：置于第一电极（11）和第二电极（21）之间的含铟焊料部分（29）; 以及用于减少第一电极（11）和第二电极（21）与焊料部分（29）的合金化的阻挡层（30）。 第二连接体（5）的熔点至少与第一连接体的熔点一样高，并且含有通过与含有比第一连接体硬度大的材料的焊料合金化形成的合金部（33）。