公开(公告)号：WO2016084767A1

公开(公告)日：2016-06-02

申请号：PCT/JP2015/082845

申请日：2015-11-24

申请人： 国立研究開発法人産業技術総合研究所

发明人： 原　史朗 ,  クンプアン　ソマワン ,  居村　史人 ,  井上　道弘 ,  猿渡　新水

IPC分类号： H01L21/02 ,  H01L21/683

CPC分类号： H01L21/6835 ,  H01L21/02 ,  H01L21/565 ,  H01L21/568 ,  H01L21/683 ,  H01L23/3114 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L2221/68309 ,  H01L2221/68372 ,  H01L2224/02311 ,  H01L2224/02377 ,  H01L2224/0239 ,  H01L2224/11002 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2924/01029

摘要： 　外周形状のみで位置合わせをすることのできる円形支持基板を提供することを課題とする。解決手段として、円周上に少なくとも３つの弦を有し、前記弦が円形支持基板の中心軸を通る直線に対して線対称とならない位置に設けられている円形支持基板を提供する。

摘要翻译： 本发明解决了提供能够仅通过外周形状定位的圆形支撑基板的问题。 作为解决方案，提供了一种在圆周上具有至少三根帘线的圆形支撑衬底，并且帘线被设置在与通过圆形支撑衬底的中心轴线的直线线性对称的位置。

公开(公告)号：WO2013057949A3

公开(公告)日：2013-10-24

申请号：PCT/JP2012006675

申请日：2012-10-18

申请人： PANASONIC CORP

发明人： TAKASHITA HIROMITSU ,  TAKEDA TSUYOSHI ,  KASHIHARA KEIKO ,  FUJIWARA HIROAKI ,  YOSHIOKA SHINGO

IPC分类号： H01L21/56 ,  H01L21/60 ,  H01L23/485

CPC分类号： H01L21/76877 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/02311 ,  H01L2224/0236 ,  H01L2224/02379 ,  H01L2224/033 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/1411 ,  H01L2224/19 ,  H01L2224/2101 ,  H01L2224/2105 ,  H01L2224/96 ,  H01L2924/0001 ,  H01L2924/12042 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00

摘要： One aspect of the present invention resides in a manufacturing method for a semiconductor package, including a covering step of forming a covering insulating layer that covers the surface of a semiconductor element, a film-forming step of forming a resin film on the surface of the covering insulating layer, a circuit pattern-forming step of forming a circuit pattern portion including recesses reaching the surfaces of electrodes of the semiconductor element and a circuit groove having a desired shape and a desired depth, a catalyst-depositing step of depositing a plating catalyst or a precursor thereof on the surface of the circuit pattern portion, a film-separating step of separating the resin film from the covering insulating layer, and a plating processing step of forming a circuit electrically connected to the electrodes, by applying electroless plating to the covering insulating layer, from which the resin film is separated.

摘要翻译： 本发明的一个方面在于一种半导体封装的制造方法，包括形成覆盖半导体元件表面的覆盖绝缘层的覆盖步骤，在该表面上形成树脂膜的成膜步骤 覆盖绝缘层的电路图案形成步骤，形成包括到达半导体元件的电极表面的凹部的电路图案部分和具有期望形状和期望深度的电路槽的电路图案形成步骤，沉积镀催化剂的催化剂沉积步骤 或其前体在电路图案部分的表面上，将分离树脂膜与覆盖绝缘层分离的膜分离步骤，以及电镀处理步骤，形成电连接到电极的电路，通过将化学镀施加到 覆盖绝缘层，树脂膜从中分离。

公开(公告)号：WO2013052672A3

公开(公告)日：2013-07-11

申请号：PCT/US2012058762

申请日：2012-10-04

申请人： VOLTERRA SEMICONDUCTOR CORP

发明人： MICHAEL MIHALIS ,  KWANG HONG TAN ,  JERGOVIC ILIJA ,  CHIANG CHITEH ,  STRATAKOS ANTHONY

IPC分类号： H01L23/12 ,  H05K3/46

CPC分类号： H01L23/49838 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/4952 ,  H01L23/49527 ,  H01L23/49568 ,  H01L23/49575 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5223 ,  H01L23/5286 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/1302 ,  H01L2224/13024 ,  H01L2224/13026 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8385 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1427 ,  H01L2924/16152 ,  H01L2924/16196 ,  H01L2924/181 ,  H01L2924/381 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/014 ,  H01L2924/00

摘要： Various applications of interconnect substrates in power management systems are described.

摘要翻译： 描述了互连基底在电力管理系统中的各种应用。

公开(公告)号：WO2013057949A2

公开(公告)日：2013-04-25

申请号：PCT/JP2012/006675

申请日：2012-10-18

申请人： PANASONIC CORPORATION

发明人： TAKASHITA, Hiromitsu ,  TAKEDA, Tsuyoshi ,  KASHIHARA, Keiko ,  FUJIWARA, Hiroaki ,  YOSHIOKA, Shingo

IPC分类号： H01L21/56 ,  H01L23/485

CPC分类号： H01L21/76877 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/02311 ,  H01L2224/0236 ,  H01L2224/02379 ,  H01L2224/033 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/1411 ,  H01L2224/19 ,  H01L2224/2101 ,  H01L2224/2105 ,  H01L2224/96 ,  H01L2924/0001 ,  H01L2924/12042 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00

摘要： One aspect of the present invention resides in a manufacturing method for a semiconductor package, including a covering step of forming a covering insulating layer that covers the surface of a semiconductor element, a film-forming step of forming a resin film on the surface of the covering insulating layer, a circuit pattern-forming step of forming a circuit pattern portion including recesses reaching the surfaces of electrodes of the semiconductor element and a circuit groove having a desired shape and a desired depth, a catalyst-depositing step of depositing a plating catalyst or a precursor thereof on the surface of the circuit pattern portion, a film-separating step of separating the resin film from the covering insulating layer, and a plating processing step of forming a circuit electrically connected to the electrodes, by applying electroless plating to the covering insulating layer, from which the resin film is separated.

摘要翻译： 本发明的一个方面在于一种用于半导体封装的制造方法，该制造方法包括：覆盖步骤，形成覆盖半导体元件表面的覆盖绝缘层;成膜步骤：形成 在覆盖绝缘层的表面上形成树脂膜;电路图案形成步骤，形成包括到达半导体元件的电极表面的凹部和具有期望形状和期望深度的电路沟槽的电路图案部分;催化剂 在电路图案部分的表面上沉积电镀催化剂或其前体的沉积步骤，将树脂膜与覆盖绝缘层分离的膜分离步骤，以及形成电连接到电路图案部分的电路的电镀处理步骤 通过对覆盖绝缘层施加化学镀，从中分离树脂膜。

公开(公告)号：WO2012087475A2

公开(公告)日：2012-06-28

申请号：PCT/US2011/061628

申请日：2011-11-21

申请人： INTEL CORPORATION ,  GONZALEZ, Javier Soto ,  JOMAA, Houssam

发明人： GONZALEZ, Javier Soto ,  JOMAA, Houssam

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L23/5384 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/31 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/06 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/02311 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/06182 ,  H01L2224/12105 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/20 ,  H01L2224/2919 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81903 ,  H01L2224/8385 ,  H01L2224/92242 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/05552

摘要： A substrate with an embedded stacked through-silicon via die is described. For example, an apparatus includes a first die and a second die. The second die has one or more through-silicon vias disposed therein (TSV die). The first die is electrically coupled to the TSV die through the one or more through-silicon vias. The apparatus also includes a coreless substrate. Both the first die and the TSV die are embedded in the coreless substrate.

摘要翻译： 描述了具有嵌入式堆叠硅通孔裸片的衬底。 例如，装置包括第一模具和第二模具。 第二管芯具有设置在其中的一个或多个硅通孔（TSV管芯）。 第一管芯通过一个或多个硅通孔电耦合到TSV管芯。 该设备还包括无芯衬底。 第一个裸片和TSV裸片都嵌入无芯基板中。

公开(公告)号：WO2015097979A1

公开(公告)日：2015-07-02

申请号：PCT/JP2014/005805

申请日：2014-11-19

申请人： パナソニックIPマネジメント株式会社

发明人： 平野　博茂 ,  手谷　道成 ,  浜田　政一 ,  垂水　喜明

IPC分类号： H01L21/3205 ,  C25D5/12 ,  C25D7/12 ,  H01L21/28 ,  H01L21/288 ,  H01L21/60 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L23/498 ,  C25D5/022 ,  C25D5/12 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/705 ,  H01L21/76843 ,  H01L21/76865 ,  H01L21/76873 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/4924 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/53238 ,  H01L23/53266 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/02311 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/03903 ,  H01L2224/0401 ,  H01L2224/05007 ,  H01L2224/05013 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05084 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05547 ,  H01L2224/05553 ,  H01L2224/05564 ,  H01L2224/05644 ,  H01L2224/1403 ,  H01L2224/14155 ,  H01L2924/00014

摘要： 　十分な酸化耐性又はマイグレーション耐性を有する配線を備えた半導体装置を実現できるようにする。半導体基板（１０１）の上に形成された第１の絶縁膜（１２１）と、第１の絶縁膜（１２１）の上に形成された第１の配線（１３１）と、第１の配線（１３１）を覆うように、第１の絶縁膜（１２１）の上に設けられた第２の絶縁膜（１２２）と、第２の絶縁膜（１２２）の上に形成された第２の配線（１３２）とを備えている。第２の絶縁膜（１２２）は、第１の配線（１３１）の上面を露出する第１の開口部（１２２ａ）及び第２の開口部（１２２ｂ）を有している。第２の配線（１３２）は、シード層（１４２）と、シード層（１４２）の全側面を被覆する第１のめっき層（１４５）とを有し、シード層（１４２）は、第２の開口部（１２２ｂ）の周囲には形成されていない。

摘要翻译： 提供配备有具有足够的耐氧化性或耐迁移性的布线的半导体器件。 该半导体装置配备有形成在半导体基板（101）上的第一绝缘膜（121）。 形成在第一绝缘膜（121）上的第一布线（131） 设置在第一绝缘膜（121）上以覆盖第一布线（131）的第二绝缘膜（122）; 和形成在第二绝缘膜（122）上的第二布线（132）。 第二绝缘膜（122）具有第一开口（122a）和第二开口（122b），第一布线（131）的上表面从该开口露出。 第二布线（132）具有种子层（142），覆盖种子层（142）的整个侧面的第一镀层（145）和种子层（142）不形成在第二开口周围 （122B）。

公开(公告)号：WO2013172814A1

公开(公告)日：2013-11-21

申请号：PCT/US2012/037787

申请日：2012-05-14

申请人： INTEL CORPORATION ,  GOH, Eng Huat ,  TEOH, Hoay Tien

发明人： GOH, Eng Huat ,  TEOH, Hoay Tien

IPC分类号： H01L23/48 ,  H01L25/065

CPC分类号： H01L24/02 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/295 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/25 ,  H01L2224/02311 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05024 ,  H01L2224/05567 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/2518 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/18162 ,  H01L2924/0105 ,  H01L2224/05552 ,  H01L2924/00

摘要： A microelectronic package having a first bumpless build-up layer structure adjacent an active surface and sides of a microelectronic device and a second bumpless build-up layer structure adjacent a back surface of the microelectronic device, wherein conductive routes are formed through the first bumpless build-up layer from the microelectronic device active surface to conductive routes in the second bumpless build-up layer structure and wherein through-silicon vias adjacent the microelectronic device back surface and extending into the microelectronic device are electrically connected to the second bumpless build-up layer structure conductive routes.

摘要翻译： 一种微电子封装，其具有邻近微电子器件的有源表面和侧面的第一无凸起的构建层结构和邻近微电子器件的后表面的第二无扰乱积聚层结构，其中通过第一无扰动构建形成导电路径 从微电子器件有源表面到第二无扰性积聚层结构中的导电路径的上层，并且其中邻近微电子器件背表面并延伸到微电子器件中的穿硅通孔电连接到第二无扰动积聚层 结构导电路线。

公开(公告)号：WO2011155638A1

公开(公告)日：2011-12-15

申请号：PCT/JP2011/063856

申请日：2011-06-10

申请人： NEC Corporation ,  IMEC ,  FUNAYA, Takuo ,  IKER, Francois ,  BEYNE, Eric

发明人： FUNAYA, Takuo ,  IKER, Francois ,  BEYNE, Eric

IPC分类号： H01L23/12 ,  H01L21/3205 ,  H01L23/52

CPC分类号： H01L21/486 ,  H01L21/76802 ,  H01L21/76819 ,  H01L23/522 ,  H01L23/525 ,  H01L23/5389 ,  H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02317 ,  H01L2224/02321 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/21 ,  H01L2224/211 ,  H01L2224/215 ,  H01L2224/24011 ,  H01L2224/24105 ,  H01L2224/24226 ,  H01L2224/24227 ,  H01L2224/24246 ,  H01L2224/245 ,  H01L2224/27318 ,  H01L2224/2732 ,  H01L2224/27416 ,  H01L2224/27436 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/29339 ,  H01L2224/32147 ,  H01L2224/32227 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82104 ,  H01L2224/82106 ,  H01L2224/8385 ,  H01L2224/83851 ,  H01L2224/92244 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2924/3512 ,  H01L2924/00

摘要： According to a method of redistributing a functional element of the present invention, an insulating resin layer is supplied onto a functional element wafer such as an LSI. A portion to be a via hole on an electrode pad of the functional element is filled with a sacrificial layer. The top of the sacrificial layer filled in the via hole is exposed from the insulating layer by grinding or polishing. Therefore, it is possible to prevent breakage of a brittle material such as a low-k material in the functional element, which would be caused by transmission of shearing stress when a conventional pillar or a conventional gold projecting electrode is used. The reliability, the yield, and the level of flatness can be improved by forming an interconnection conductive layer after the flattening process of grinding or polishing. Accordingly, a fine conductive interconnection can be formed.

摘要翻译： 根据本发明的功能元件的再分配方法，绝缘树脂层被供给到诸如LSI的功能元件晶片上。 在功能元件的电极焊盘上作为通孔的部分填充有牺牲层。 填充在通孔中的牺牲层的顶部通过研磨或抛光从绝缘层暴露出来。 因此，可以防止当使用传统的支柱或常规的金突出电极时由于剪切应力的传递而引起的功能元件中诸如低k材料的脆性材料的破损。 通过在研磨或抛光的平坦化处理之后形成互连导电层，可以提高可靠性，产量和平坦度。 因此，可以形成精细的导电互连。

公开(公告)号：WO2011074589A1

公开(公告)日：2011-06-23

申请号：PCT/JP2010/072506

申请日：2010-12-14

申请人： 三菱瓦斯化学株式会社 ,  細見 彰良 ,  大前 健祐

发明人： 細見　彰良 ,  大前　健祐

IPC分类号： H01L21/308 ,  C23F1/18 ,  H01L21/306 ,  H01L21/3205 ,  H01L21/3213 ,  H01L23/52

CPC分类号： H01L21/32134 ,  C23F1/02 ,  C23F1/18 ,  C23F1/44 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/03914 ,  H01L2224/03916 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/11912 ,  H01L2224/13007 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/01022 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552

摘要： 　電極を有する半導体基板の再配線に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供する。　過酸化水素とクエン酸とを含み、過酸化水素の含有量が０．７５～１２質量％、クエン酸の含有量が１～２０質量％、かつ過酸化水素とクエン酸とのモル比が０．３～５の範囲内である半導体基板の再配線に用いられるエッチング液、過酸化水素とリンゴ酸とを含み、過酸化水素の含有量が０．７５～１２質量％、リンゴ酸の含有量が１．５～２５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．２～６の範囲内である半導体基板の再配線に用いられる、銅の選択的エッチング用エッチング液、及びこれらのエッチング液を用いた半導体装置の製造方法である。

摘要翻译： 公开了：用于重新布线具有电极的半导体衬底的蚀刻剂，并且能够在不蚀刻镍的情况下选择性地蚀刻铜; 以及使用蚀刻剂制造半导体器件的方法。 具体公开的是：用于重新布线半导体衬底并含有过氧化氢和柠檬酸的蚀刻剂，其中过氧化氢含量为0.75-12质量％，柠檬酸含量为1-20质量％， 过氧化氢与柠檬酸的摩尔比在0.3-5的范围内; 用于铜的选择性蚀刻的蚀刻剂，其用于半导体衬底的重新布线并含有过氧化氢和苹果酸，并且其中过氧化氢含量为0.75-12质量％，苹果酸含量为1.5〜25质量％ 过氧化氢与苹果酸的摩尔比在0.2-6的范围内; 以及使用该蚀刻剂制造半导体器件的方法。

公开(公告)号：WO2010059118A1

公开(公告)日：2010-05-27

申请号：PCT/SE2009/051311

申请日：2009-11-19

申请人： SILEX MICROSYSTEMS AB ,  EBEFORS, Thorbjörn ,  KÄLVESTEN, Edvard ,  BAUER, Thomas

发明人： EBEFORS, Thorbjörn ,  KÄLVESTEN, Edvard ,  BAUER, Thomas

IPC分类号： B81C1/00 ,  B81B7/00 ,  H01L21/50 ,  H01L23/48

CPC分类号： H01L21/50 ,  B81B7/007 ,  B81B2207/095 ,  B81C1/00301 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/04 ,  H01L23/10 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/552 ,  H01L23/585 ,  H01L23/642 ,  H01L23/645 ,  H01L23/66 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/81 ,  H01L24/83 ,  H01L2221/68363 ,  H01L2221/68372 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2223/6655 ,  H01L2223/6677 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0239 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/1146 ,  H01L2224/13009 ,  H01L2224/13024 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/29009 ,  H01L2224/29011 ,  H01L2224/29012 ,  H01L2224/29018 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/30051 ,  H01L2224/3012 ,  H01L2224/81005 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83203 ,  H01L2224/83801 ,  H01L2224/83805 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01072 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/3512

摘要： A wafer level method of making a micro-electronic and/or micro-mechanic device, having a capping with electrical wafer through connections (vias), comprising the steps of providing a first wafer of a semiconductor material having a first and a second side and a plurality of holes and/or recesses in the first side, and a barrier structure extending over the wafer on the second side, said barrier comprising an inner layer an insulating material, such as oxide, and an outer layer of another material. Then, metal is applied in said holes so as to cover the walls in the holes and the bottom of the holes. The barrier structure is removed and contacts are provided to the wafer through connections on the back-side of the wafer. Bonding structures are provided on either of said first side or the second side of the wafer. The wafer is bonded to another wafer carrying electronic and micro-electronic/mechanic components, such that the first wafer forms a capping structure covering the second wafer. Finally the wafer is singulated to individual devices.

摘要翻译： 一种制造微电子和/或微机械装置的晶片级方法，其具有通过连接（通孔）的电晶片的封盖，包括以下步骤：提供具有第一和第二侧的半导体材料的第一晶片，以及 第一侧中的多个孔和/或凹部，以及在第二侧上延伸到晶片上方的阻挡结构，所述屏障包括绝缘材料（例如氧化物）和另一材料的外层的内层。 然后，将金属施加在所述孔中，以覆盖孔中的壁和孔的底部。 去除阻挡结构，并且通过晶片背面上的连接将接触提供给晶片。 粘合结构设置在晶片的所述第一侧或第二侧中的任一个上。 晶片接合到承载电子和微电子/机械部件的另一个晶片，使得第一晶片形成覆盖第二晶片的封盖结构。 最后，将晶片单个化为单个器件。