公开(公告)号：WO2017024186A1

公开(公告)日：2017-02-09

申请号：PCT/US2016/045660

申请日：2016-08-04

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： DAVIS, Jonathan, Philip ,  BURNETT, Andrew, Frank ,  ZINN, Brian, Edward

IPC: H01L21/02

CPC classification number: H01L24/03 ,  B24B37/042 ,  C23F1/00 ,  H01L21/31053 ,  H01L21/31058 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31138 ,  H01L21/3212 ,  H01L21/76865 ,  H01L24/05 ,  H01L2224/03466 ,  H01L2224/0382 ,  H01L2224/0391 ,  H01L2224/05547 ,  H01L2224/05571 ,  H01L2224/0603 ,  H01L2224/06102

Abstract: In described examples, a microelectronic device (100) is formed by providing a substrate having a recess (124) at a top surface (130), and a liner layer (132) formed over the top surface (130) of the substrate, extending into the recess (124). A protective layer (138) is formed over the liner layer (132), extending into the recess (124). A CMP process (142) removes the protective layer (138) and the liner layer (132) from over the top surface (130) of the subsrate, leaving the protective layer (138) and the liner layer (132) in the recess (124). The protective layer (138) is subsequently removed from the recess (124), leaving the liner layer (132) in the recess (124). The substrate may include an interconnect region (104) with a bond pad (116) and a PO layer (122) having an opening which forms the recess (124); the bond pad (116) is exposed in the recess (124). The liner layer (132) in the recess (124) may be a metal liner suitable for a subsequently-formed wire bond or bump bond.

Abstract translation: 在所描述的实施例中，微电子器件（100）通过在顶表面（130）处提供具有凹陷（124）的衬底和形成在衬底的顶表面（130）上的衬层（132）形成，延伸 进入凹部（124）。 保护层（138）形成在衬层（132）上方，延伸到凹部（124）中。 CMP工艺（142）从保护层（138）和衬垫层（132）离开凹槽（130）的上表面（130）上方去除保护层（138）和衬垫层（132） 124）。 随后将保护层（138）从凹部（124）中移除，使衬里层（132）留在凹部（124）中。 衬底可以包括具有接合焊盘（116）和具有形成凹部（124）的开口的PO层（122）的互连区域（104）。 接合焊盘（116）暴露在凹部（124）中。 凹部（124）中的衬垫层（132）可以是适于随后形成的引线接合或凸起接合的金属衬垫。

公开(公告)号：WO2016158935A1

公开(公告)日：2016-10-06

申请号：PCT/JP2016/060079

申请日：2016-03-29

Applicant: 東レエンジニアリング株式会社

Inventor： 朝日　昇 ,  新井　義之 ,  宮本　芳範 ,  青木　進平 ,  仁村　将次

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/78 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2224/05571 ,  H01L2224/13009 ,  H01L2224/13082 ,  H01L2224/13116 ,  H01L2224/16145 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75252 ,  H01L2224/7598 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83862 ,  H01L2224/83907 ,  H01L2224/9205 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 　チップ部品を積層させた半導体装置の製造時間を短縮するとともにチップ部品間の接合不良等の発生を抑制することができる半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイスの提供を目的とする。具体的には、半導体ウェハＷを積層する半導体装置１の製造方法であって、ＮＣＦを介して複数の半導体ウェハＷを積層加熱し、チップ部品Ｐ毎に設けられた貫通電極ＰｂのはんだＰａと隣接する半導体ウェハＷの貫通電極Ｐｂとの間隙が所定の範囲Ｇｔ以内に収まるように半導体ウェハＷを加圧して仮圧着積層体ＷＬを作製する仮圧着工程と、仮圧着積層体ＷＬをダイシングブレード１８で切断してチップ部品Ｐが積層された仮圧着された積層チップ部品ＰＬを作製する切断工程と、仮圧着された積層チップ部品ＰＬをはんだＰａの融点以上に加熱および加圧して積層チップ部品ＰＬを作製する本圧着工程とを含む。

Abstract translation: 本发明的目的是提供一种通过半导体器件的制造方法制造的半导体器件，半导体安装器件和存储器件的制造方法，能够缩短半导体器件的制造时间 其中层叠有芯片部件，并且抑制芯片部件之间的接合缺陷等的发生。 具体地，提供了一种半导体器件1的制造方法，其中半导体晶片W被层压，其中所述方法包括：预粘合步骤，其中多个半导体晶片W被夹在其间插入NCF并被加热，压力为 施加到半导体晶片W，使得提供给每个芯片部件P的贯通硅通孔Pb和相邻的半导体晶片W的贯穿硅通孔Pb之间的间隙保持在规定范围Gt内，并且预结合层压体WL 生产; 切割步骤，用切割刀片18切割预粘合层压板WL，以产生其中层压有芯片部件P的预粘结层叠芯片部件PL; 以及将预接合的层叠芯片部件PL加热到焊料Pa的熔点或更高的熔点并施加压力以制造层叠芯片部件PL的接合步骤。

公开(公告)号：WO2016130722A1

公开(公告)日：2016-08-18

申请号：PCT/US2016/017418

申请日：2016-02-10

Applicant: INVENSENSE, INC.

Inventor： SMEYS, Peter ,  MAGHSOUDNIA, Mozafar

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/50 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/05624 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/16111 ,  H01L2224/16147 ,  H01L2224/16502 ,  H01L2224/81 ,  H01L2224/81191 ,  H01L2224/81805 ,  H01L2224/81815 ,  H01L2224/81906 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2924/01032 ,  H01L2924/01322 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: Provided herein is an apparatus including a first CMOS wafer and a second CMOS wafer. A eutectic bond connects the first CMOS wafer to the second CMOS wafer. The eutectic bond includes aluminum and germanium, and the eutectic bond has a melting point which is lower than the melting point of aluminum and the melting point of germanium.

Abstract translation: 本文提供了包括第一CMOS晶片和第二CMOS晶片的装置。 共晶键将第一CMOS晶片连接到第二CMOS晶片。 共晶键包括铝和锗，共晶键的熔点低于铝的熔点和锗的熔点。

公开(公告)号：WO2016044389A1

公开(公告)日：2016-03-24

申请号：PCT/US2015/050374

申请日：2015-09-16

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  WANG, Liang ,  UZOH, Cyprian, Emeka ,  TOSAYA, Eric, S.

IPC: H01L21/56

CPC classification number: H01L21/563 ,  H01L21/481 ,  H01L23/13 ,  H01L23/3178 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L24/91 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/06102 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/16237 ,  H01L2224/2908 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29388 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81203 ,  H01L2224/81395 ,  H01L2224/814 ,  H01L2224/81815 ,  H01L2224/83192 ,  H01L2224/83193 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/14 ,  H01L2924/15159 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: A microelectronic component (110, 120) has a contact pad (110C, 120C, 920C) recessed in a cavity (410) and covered by underfill tape (130). The cavity has a void (410V) below the underfill tape. A protruding contact pad of another microelectronic component ruptures the underfill tape to enter the cavity and bond to the recessed contact pad. The void helps in rupturing the underfill tape, thus reducing the amount of underfill residue between the two contact pads and improving the contact resistance. Also provided is a microelectronic component having a substrate with a cavity and having a through- substrate via extending into the cavity. Other features are also provided.

Abstract translation: 微电子部件（110,120）具有凹陷在空腔（410）中并被底部填充带（130）覆盖的接触垫（110C，120C，920C）。 空腔在底部填充带下方具有空隙（410V）。 另一微电子元件的突出的接触垫破坏了底部填充带进入腔并结合到凹陷接触垫。 该空隙有助于破裂底部填充带，从而减少两个接触垫之间的底部填充残余物的量并改善接触电阻。 还提供了一种微电子部件，其具有具有空腔的基板，并且具有通过延伸到空腔中的通孔。 还提供其他功能。

公开(公告)号：WO2016043761A1

公开(公告)日：2016-03-24

申请号：PCT/US2014/056406

申请日：2014-09-18

Applicant: INTEL CORPORATION

Inventor： NAIR, Vijay, K. ,  MEYER, Thorsten

IPC: H01L25/065 ,  H01L23/48 ,  H01L23/28

CPC classification number: H01L25/162 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L25/03 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/05571 ,  H01L2224/05611 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16505 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/48227 ,  H01L2224/96 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/141 ,  H01L2924/1421 ,  H01L2924/1434 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/15321 ,  H01L2924/15323 ,  H01L2924/15331 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3651 ,  H01L2924/00014 ,  H01L2224/81

Abstract: Embodiments of the invention include multi-die package and methods of making such multi-die packages. In an embodiment a mold layer has a first surface and a second surface that is opposite from the first surface. One or more first electrical components that each have a solderable terminal that is oriented to face the first surface of the mold layer. The mold layer may also have one or more second electrical components that each have a second type of terminal that is oriented to face the second surface of the mold layer. Embodiments may also include one or more conductive through vias formed between the first surface of the mold layer and the second surface of the mold layer. Accordingly an electrical connection may be made from the second surface of the mold layer to the first electrical components that are oriented to face the first surface of the mold layer.

Abstract translation: 本发明的实施例包括多管芯封装和制造这种多管芯封装的方法。 在一个实施例中，模具层具有与第一表面相对的第一表面和第二表面。 一个或多个第一电气部件，其每个具有被定向成面向模具层的第一表面的可焊接端子。 模具层还可以具有一个或多个第二电气部件，每个第二电气部件具有定向成面向模具层的第二表面的第二类型的端子。 实施例还可以包括在模具层的第一表面和模具层的第二表面之间形成的一个或多个导电通孔。 因此，可以从模具层的第二表面到面向模具层的第一表面的第一电气部件进行电连接。

公开(公告)号：WO2015091673A1

公开(公告)日：2015-06-25

申请号：PCT/EP2014/078268

申请日：2014-12-17

Applicant: CONPART AS

Inventor： REDFORD, Keith ,  KRISTIANSEN, Helge ,  SUGDEN, Mark ,  TILSET, Bente Gilbu ,  WARSZYNSKI, Piotr ,  LIU, Changqing ,  WHALLEY, David ,  HUTT, David

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/11 ,  G02B6/4232 ,  H01L21/4867 ,  H01L21/4882 ,  H01L21/563 ,  H01L23/293 ,  H01L23/3737 ,  H01L23/49811 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/0401 ,  H01L2224/05541 ,  H01L2224/05548 ,  H01L2224/05552 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/11005 ,  H01L2224/11334 ,  H01L2224/11442 ,  H01L2224/1148 ,  H01L2224/13005 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13078 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1358 ,  H01L2224/13609 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13664 ,  H01L2224/13669 ,  H01L2224/1411 ,  H01L2224/17107 ,  H01L2224/29011 ,  H01L2224/2919 ,  H01L2224/321 ,  H01L2224/73103 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/81903 ,  H01L2224/83102 ,  H01L2224/83862 ,  H01L2224/83865 ,  H01L2224/83871 ,  H01L2224/83874 ,  H01L2224/9205 ,  H01L2224/92125 ,  H01L2924/12042 ,  H05K3/3478 ,  H05K3/368 ,  H05K3/4007 ,  H05K2201/0221 ,  H05K2201/10977 ,  H01L2224/05571 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/207 ,  H01L2924/206 ,  H01L2924/20754 ,  H01L2924/2075 ,  H01L2924/00

Abstract: A method of forming a bonded assembly is described. A liquid-based dispersion of fine polymer balls (

Abstract translation: 描述形成接合组件的方法。 将细聚合物球（<50μm直径）的液体分散体施加到具有多个宽度小于5球直径的多个分界区域（14）的第一基板（16）。 通过电气，化学或物理刺激将球（12）推动成对准，并且去除来自分散体的液体以将聚合物球留在分界区域中。 第一衬底相对于第二衬底（18）对准并且被压在一起以部分地压缩聚合物球。 通过粘合组件来固定组件的几何形状。 在优选实施例中，球（12）具有2-6μm的直径，并且使用电泳和表面张力将其推到就位。 聚合物球可以涂覆在Au和In中，并作为单独的球放置在基底上。

公开(公告)号：WO2015039043A3

公开(公告)日：2015-05-07

申请号：PCT/US2014055695

申请日：2014-09-15

Applicant: INVENSAS CORP

Inventor： HABA BELGACEM ,  CRISP RICHARD DEWITT ,  ZOHNI WAEL

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/29 ,  H01L23/31 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/4846 ,  H01L21/565 ,  H01L23/293 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/49 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/742 ,  H01L24/745 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/1134 ,  H01L2224/1184 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13076 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1357 ,  H01L2224/13624 ,  H01L2224/13655 ,  H01L2224/1369 ,  H01L2224/14051 ,  H01L2224/16105 ,  H01L2224/16108 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/32145 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/73253 ,  H01L2224/742 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/9202 ,  H01L2224/92142 ,  H01L2224/92143 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06555 ,  H01L2225/06568 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/207 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2924/00

Abstract: A microelectronic structure includes a semiconductor having conductive elements at a first surface. Wire bonds have bases joined to the conductive elements and free ends remote from the bases, the free ends being remote from the substrate and the bases and including end surfaces. The wire bonds define edge surfaces between the bases and end surfaces thereof. A compliant material layer extends along the edge surfaces within first portions of the wire bonds at least adjacent the bases thereof and fills spaces between the first portions of the wire bonds such that the first portions of the wire bonds are separated from one another by the compliant material layer. Second portions of the wire bonds are defined by the end surfaces and portions of the edge surfaces adjacent the end surfaces that are extend from a third surface of the compliant later.

Abstract translation: 微电子结构包括在第一表面具有导电元件的半导体。 线接合件具有连接到导电元件和远离基座的自由端的基部，自由端远离基板和基部并且包括端面。 线接合限定其基端和端面之间的边缘表面。 顺应性材料层沿着线的第一部分中的边缘表面延伸至少邻近其底部，并且填充引线接合的第一部分之间的空间，使得引线接合的第一部分通过顺应性彼此分离 材料层。 引线接合的第二部分由邻近端面的端面和端部表面的部分限定，其从较柔性的第三表面延伸。

公开(公告)号：WO2015040784A1

公开(公告)日：2015-03-26

申请号：PCT/JP2014/004197

申请日：2014-08-18

Applicant: パナソニックIPマネジメント株式会社

Inventor： 樋口　裕一 ,  新井　秀幸

IPC: H01L25/065 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L23/34 ,  H01L23/481 ,  H01L23/522 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53257 ,  H01L24/05 ,  H01L24/08 ,  H01L24/09 ,  H01L24/80 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/05025 ,  H01L2224/05557 ,  H01L2224/05571 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/05686 ,  H01L2224/08057 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/08147 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05442

Abstract: 　半導体装置は、半導体基板の主面上に順次形成され、機能素子と、配線層と、接合電極を含む接続層とを有する第１積層体と、半導体基板の主面上に順次形成され、機能素子と、配線層と、接合電極を含む接続層とを有する第２積層体とを備えている。第１積層体と第２積層体とは、接合電極と接合電極とが互いに対向して直接接合することにより接合されており、第１積層体と第２積層体との接合界面の一部には、空間部が形成されている。

Abstract translation: 一种半导体装置，具备：具有功能元件的第一层叠体，布线层和包括接合电极的连接层，所述第一层叠体依次形成在半导体衬底的主表面上; 以及具有功能元件，布线层和包括接合电极的连接层的第二层压制品，所述第二层叠制品依次形成在所述半导体衬底的主表面上。 第一层叠体和第二层叠体通过彼此直接接合的接合电极而相互连接，并且在第一层叠体与第二层叠体的接合界面的一部分形成空间部 文章。

公开(公告)号：WO2015001484A1

公开(公告)日：2015-01-08

申请号：PCT/IB2014/062767

申请日：2014-07-01

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： ALIANE, Abdelkader ,  REVAUX, Amélie

IPC: H01L23/485 ,  H01L29/06 ,  H01L21/60

CPC classification number: H01L24/73 ,  H01L21/4853 ,  H01L21/4867 ,  H01L23/4985 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05017 ,  H01L2224/05018 ,  H01L2224/05026 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05541 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/1147 ,  H01L2224/13005 ,  H01L2224/13021 ,  H01L2224/13026 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29147 ,  H01L2224/73204 ,  H01L2224/75253 ,  H01L2224/81048 ,  H01L2224/81125 ,  H01L2224/81191 ,  H01L2224/8122 ,  H01L2224/81224 ,  H01L2224/8123 ,  H01L2224/81365 ,  H01L2224/81395 ,  H01L2224/81444 ,  H01L2224/81455 ,  H01L2224/81466 ,  H01L2224/81486 ,  H01L2224/81815 ,  H01L2224/83125 ,  H01L2224/83192 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/92225 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/0541 ,  H01L2924/00012 ,  H01L2924/206 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2224/05552

Abstract: L'invention concerne un procédé d'assemblage de type Flip-Chip, entre un premier (1) et un deuxième (2) composants comportant chacun des plots de connexion (11, 21) sur une de leurs faces, dites faces d'assemblage, selon lequel on reporte les composants l'un sur l'autre par leurs faces d'assemblage de sorte à réaliser des interconnexions électriques entre les plots du premier et ceux du deuxième composant. Selon l'invention, on réalise une transformation de l'oxyde de cuivre en cuivre par recuit UV, très localement dans l'espacement entre composants au moins autour des zones au droit des plots de connexion. Le procédé selon l'invention peut être utilisé pour n'importe quel composant transparent aux UV, y compris pour des substrats en matière plastique tels que des substrats en PEN ou en PET. L'invention concerne également l'assemblage entre deux composants obtenu par le procédé.

Abstract translation: 本发明涉及一种在第一（1）和第二（2）部件之间倒装芯片组装的方法，每个部件包括在相同的一个表面上的连接焊盘（11,21），其被称为组装面，其涉及将部件转移到 彼此经由其组装面，以便在第一和第二部件的焊盘之间产生电互连。 本发明涉及通过在组件之间的间隙中非常局部地至少在与连接焊盘相邻的区域的周围进行UV退火来将氧化铜转化为铜。 根据本发明的方法可用于对紫外线透明的任何组件，包括由诸如由PEN或PET制成的基材的塑料材料制成的基材。 本发明还涉及通过该方法获得的两种组分的组装。

公开(公告)号：WO2014134113A1

公开(公告)日：2014-09-04

申请号：PCT/US2014/018546

申请日：2014-02-26

Applicant: INVENSAS CORPORATION

Inventor： CRISP, Richard Dewitt ,  ZOHNI, Wael ,  HABA, Belgacem

IPC: H01L23/12

CPC classification number: H01L24/49 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/0657 ,  H01L2224/02375 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/0901 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48228 ,  H01L2224/4824 ,  H01L2224/49052 ,  H01L2224/4912 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06558 ,  H01L2924/00014 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2224/48227 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

Abstract: A semiconductor unit includes a chip having left and right columns of contacts (34, 36) at its front surface. Interconnect pads (40, 42) are provided overlying the front surface of the chip and connected to at least some of the contacts as, for example, by traces (44) or by arrangements including wire bonds (209, 211). The interconnect pads alone, or the interconnect pads and some of the contacts, provide an array of external connection elements. This array includes some reversal pairs of external connection elements in which the external connection element (40b) connected to or incorporating the right contact (36b) is disposed to the left of the external connection element (42b) incorporating or connected to the left contact (34b). Such a unit may be used in a multi chip package. The reversed connections simplify routing, particularly where corresponding contacts of two chips are to be connected to common terminals on the package substrate.

Abstract translation: 半导体单元包括在其前表面具有左列和右列触点（34,36）的芯片。 互连焊盘（40,42）设置在芯片的前表面上方并且例如通过迹线（44）或通过包括引线键合（209,211）的布置连接到至少一些触点。 单独的互连焊盘或互连焊盘和一些触点提供外部连接元件的阵列。 该阵列包括一些外部连接元件的反转对，其中连接到或结合右接触件（36b）的外部连接元件（40b）设置在外部连接元件（42b）的左侧，该外部连接元件（42b）包含或连接到左触点 34B）。 这种单元可以用于多芯片封装。 反向连接简化了路由，特别是在两个芯片的相应触点连接到封装基板上的公共端子的情况下。