公开(公告)号：WO2019088637A1

公开(公告)日：2019-05-09

申请号：PCT/KR2018/012980

申请日：2018-10-30

申请人： 주식회사 아모센스

发明人： 조현춘 ,  박익성 ,  이준태

IPC分类号： H01L23/15 ,  H01L23/498 ,  H01L21/027 ,  H01L23/31 ,  H01L21/321

CPC分类号： H01L21/027 ,  H01L21/321 ,  H01L23/15 ,  H01L23/31 ,  H01L23/498

摘要： 본 발명은 세라믹 그린시트에 형성시킨 비아홀(via hole)에 금속 페이스트(paste)를 충진하는 단계 및 상기 금속 페이스트를 충진하는 단계에 의해 충진된 금속 페이스트를 용융하는 단계를 포함하는 양면 세라믹 기판 제조방법으로서, 본 발명에 의하면, 비아홀 내부에 기포나 공극이 발생하는 것을 방지할 수 있다.

公开(公告)号：WO2018048450A1

公开(公告)日：2018-03-15

申请号：PCT/US2016/051354

申请日：2016-09-12

申请人： INTEL CORPORATION

发明人： MEYERS, John

IPC分类号： H01L23/498 ,  H01L23/00

CPC分类号： H01L23/498 ,  H01L23/13 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05554 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/4824 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00

摘要： A microelectronic package may be fabricated having at least one microelectronic die attached to a microelectronic substrate, wherein the microelectronic substrate includes at least one notch formed in at least one side thereof. The microelectronic dice may be attached to a first surface of the microelectronic substrate and in electronic communication with a bond pad on a second surface of the microelectronic substrate with a bond wire which extends through the notch in the microelectronic substrate.

摘要翻译： 可以制造微电子封装，其具有附接到微电子衬底的至少一个微电子管芯，其中微电子衬底包括在其至少一个侧面中形成的至少一个凹口。 微电子管芯可以附着到微电子衬底的第一表面并且利用延伸穿过微电子衬底中的凹口的接合线与微电子衬底的第二表面上的接合焊盘电子通信。

公开(公告)号：WO2017204789A1

公开(公告)日：2017-11-30

申请号：PCT/US2016/034016

申请日：2016-05-25

申请人： INTEL CORPORATION

发明人： MAY, Robert Alan ,  DARMAWIKARTA, Kristof Kuwawi ,  BOYAPATI, Sri Ranga Sai

IPC分类号： H01L23/538 ,  H01L23/522 ,  H01L23/525 ,  H01L23/498

CPC分类号： H01L23/5389 ,  H01L21/4846 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/522 ,  H01L23/525 ,  H01L23/538 ,  H01L23/5384 ,  H01L27/1218 ,  H01L28/60 ,  H01L29/786 ,  H01L2224/16225 ,  H01L2924/15192 ,  H01L2924/15311

摘要： Disclosed herein are package substrates with integrated components, as well as related apparatuses and methods. For example, in some embodiments, an integrated circuit (IC) package, may include: a substrate having opposing first and second faces, an insulating material disposed between the first and second faces, and a thin film transistor (TFT) disposed between the first and second faces, wherein a conductive portion of the TFT is disposed on a layer of the insulating material, and the conductive portion of the TFT is a gate, source, or drain of the TFT; and a die coupled to the first face of the substrate.

摘要翻译： 这里公开了具有集成组件的封装基板以及相关的装置和方法。 例如，在一些实施例中，集成电路（IC）封装可以包括：具有相对的第一和第二面的基板，设置在第一和第二面之间的绝缘材料以及设置在第一和第二面之间的薄膜晶体管（TFT） 所述薄膜晶体管的导电部分设置在所述绝缘材料层上，所述薄膜晶体管的导电部分为所述薄膜晶体管的栅极，源极或漏极; 以及耦合到基板的第一面的管芯。

公开(公告)号：WO2017025043A1

公开(公告)日：2017-02-16

申请号：PCT/CN2016/094533

申请日：2016-08-11

申请人： 深圳市槟城电子有限公司

发明人： 苟引刚 ,  王久 ,  高桂丽

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L23/49

CPC分类号： H01L23/49 ,  H01L23/498 ,  H01L23/538 ,  H01L2224/16245

摘要： 一种端口防护电路集成封装件，采用纵向分布的封装基体(Z1、Z2、Z3)来封装多个电路模块（340、350），减少了元件横向分布时所占用的印刷线路板的贴装面积和元器件的分布间距，集成结构简单，节约电子设备的容置空间。

公开(公告)号：WO2017024981A1

公开(公告)日：2017-02-16

申请号：PCT/CN2016/093220

申请日：2016-08-04

申请人： 深圳市槟城电子有限公司

发明人： 苟引刚 ,  王久 ,  高桂丽

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L23/49 ,  H01L21/48 ,  H01L21/60

CPC分类号： H01L21/48 ,  H01L23/49 ,  H01L23/498 ,  H01L23/538

摘要： 一种端口防护电路集成封装件，包括：上下间隔分布的至少两个基体（Z），每一个基体（Z）包括至少一个用于电性连接的导电连接件（110）；相邻基体（Z）之间分布的至少一个电路模块（M），每个电路模块（M）包括至少一个元件及/或者包括至少一个集成封装模组，每一个集成封装模组包括至少两个元件，所有元件中的至少一个元件为电路防护元件（G）；相邻基体（Z）之间分布的所有电路模块（M）中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻基体（Z）之间的至少一个电路模块（M）与相邻基体（Z）中的至少一个基体（Z）通过外接电极端子和至少一个基体（Z）的导电连接件（110）的电性连接而连接；所有电路模块（M）中部分或者全部具有电路互连关系的元件通过互连引脚连接端进行互连。

公开(公告)号：WO2017005225A2

公开(公告)日：2017-01-12

申请号：PCT/CN2016/098611

申请日：2016-09-09

申请人： 林谊

发明人： 林谊

IPC分类号： H01L23/498

CPC分类号： H01L23/498 ,  H01L2224/05554 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48228 ,  H01L2224/49107 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/00

摘要： 一种LED发光组件、LED发光面板和LED显示屏。该LED发光组件包括一复合层（10）、至少一个包含LED芯片（30）的LED芯片组、至少一个驱动IC（20）；复合层（10）包括一位于前侧的基板（11）；LED芯片（30）和驱动IC（20）均安装于复合层（10）的前侧，LED芯片（30）的负极通过打金线绑定（bonding）方式与驱动IC（20）相连；复合层（10）的前侧开设有多个盲孔，LED芯片（30）的正极过一个盲孔从复合层（10）内部接入正电极（121）；驱动IC（20）的VDD引脚引出导线（31）过一个盲孔从复合层（10）内部接入正电极（121）；驱动IC（20）的GND引脚引出导线（31）过一个盲孔从复合层（10）内部接入负电极（122）；驱动IC（20）之间由信号线（22）连接。

公开(公告)号：WO2017003098A1

公开(公告)日：2017-01-05

申请号：PCT/KR2016/005502

申请日：2016-05-25

申请人： 서울대학교 산학협력단

发明人： 선정윤 ,  오규환 ,  이해령

IPC分类号： H01L23/538 ,  H01L51/00 ,  H01L23/498

CPC分类号： H01L23/498 ,  H01L23/538 ,  H01L51/00

摘要： 유연성 소자용 접속 구조물은 유연성 기판(compliant substrate); 상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들(conductive columns)을 포함하는 주상 도전층(columnar structured conductive layer);을 포함하고, 상기 유연성 기판이 상기 유연성 기판의 상기 상면에 평행한 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 갖는다.

摘要翻译： 用于柔性元件的连接结构包括：柔性基底（柔性基底）; 以及柱状结构的导电层，其形成在柔性基板上并且包括沿垂直于柔性基板的上表面的第一方向延伸的多个导电柱。 当柔性基板在与柔性基板的上表面平行的第二方向上延伸时，柱状结构的导电层具有由多个导电柱限定的多个开口的导电网络结构。

公开(公告)号：WO2016148879A1

公开(公告)日：2016-09-22

申请号：PCT/US2016/019948

申请日：2016-02-26

申请人： QUALCOMM INCORPORATED

发明人： SONG, Young Kyu ,  HWANG, Kyu-Pyung ,  LEE, Jae Sik

IPC分类号： H05K1/18 ,  H01G4/00 ,  H01G4/33 ,  H01G4/232 ,  H01L23/522 ,  H01L23/64 ,  H01L23/00

CPC分类号： H01L21/4846 ,  H01G4/33 ,  H01L21/4853 ,  H01L21/4875 ,  H01L23/3192 ,  H01L23/498 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/5223 ,  H01L23/642 ,  H01L24/05 ,  H01L24/16 ,  H01L24/19 ,  H01L28/60 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/13006 ,  H01L2224/16238 ,  H01L2924/19041 ,  H01L2924/19105 ,  H05K1/185 ,  H05K3/4661

摘要： A fan-out wafer level package structure may include a multilayer redistribution layer (RDL). The multilayer RDL may be configured to couple with terminals of an embedded capacitor. The multilayer RDL may include sections with fewer layers than other sections of the multilayer RDL according to a selected equivalent series resistance (ESR) control pattern.

摘要翻译： 扇出晶片级封装结构可以包括多层再分配层（RDL）。 多层RDL可以被配置为与嵌入式电容器的端子耦合。 根据所选择的等效串联电阻（ESR）控制模式，多层RDL可以包括具有比多层RDL的其它部分更少的层的部分。

公开(公告)号：WO2016103359A1

公开(公告)日：2016-06-30

申请号：PCT/JP2014/084108

申请日：2014-12-24

申请人： ルネサスエレクトロニクス株式会社

发明人： 及川　隆一 ,  落合　俊彦 ,  仮屋崎　修一 ,  萱島　祐治 ,  木田　剛

IPC分类号： H01L23/32 ,  H01L23/00 ,  H01L23/12 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/46

CPC分类号： H01L23/147 ,  H01L23/00 ,  H01L23/32 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49894 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/66 ,  H01L25/065 ,  H01L25/0655 ,  H01L25/07 ,  H01L25/18 ,  H01L2223/6611 ,  H01L2223/6638 ,  H01L2224/16225 ,  H01L2225/06506 ,  H01L2225/06517 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00

摘要： 　半導体装置は、配線基板に搭載されたインタポーザ上に搭載され、かつ、インタポーザを介して互いに電気的に接続されている第１および第２半導体部品と、を含む。また、インタポーザの複数の配線層は、基準の主面側から順に積層される第１、第２および第３配線層、を有する。また、第１半導体部品と第２半導体部品とに挟まれたインタポーザの第１領域では、第３配線層における基準電位用配線の割合が第１配線層における基準電位用配線の割合よりも多い。また、第１領域では、第１配線層における信号用配線の割合が第３配線層における信号用配線の割合よりも多い。

摘要翻译： 该半导体器件包括第一和第二半导体元件，其安装在安装在布线板上的插入件上，并且经由插入器彼此电连接。 插入器的多个布线层具有从基准主表面侧依次层叠的第一，第二和第三布线层。 在所述插入件的第一区域中，所述第一区域被夹在所述第一半导体部件和所述第二半导体部件之间，所述第三布线层中的所述基准电位布线的比例高于所述第一布线层 。 在第一区域中，第一布线层中的信号布线的比例高于第三布线层中的信号布线的比率。

公开(公告)号：WO2016070698A1

公开(公告)日：2016-05-12

申请号：PCT/CN2015/091595

申请日：2015-10-10

申请人： 北京豹驰智能科技有限公司 ,  刘彩凤

发明人： 刘彩凤 ,  闾邱祁刚 ,  王丹宁

IPC分类号： G06K19/077 ,  H01L23/498

CPC分类号： G06K19/07722 ,  G06K19/077 ,  G06K19/07754 ,  G06K19/07769 ,  G06K19/07773 ,  H01L23/498 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/00

摘要： 一种适用于多种芯片封装模式的多层布线式耦合式双界面卡载带模块，包括：载带基层（1）、电极膜片层（2）、调谐电容层（3）、射频识别RFID线圈层（4）、焊盘（5）以及过孔（6）；载带基层（1）的一面为载带模块正面，载带基层（1）的另一面为载带模块背面，电极膜片层（2）以及调谐电容层（3）位于载带基层（1）正面，RFID线圈层（4）以及焊盘（5）位于载带基层（1）背面；焊盘（5）根据芯片的引脚位置布置；过孔（6）经过孔金属化处理，用于实现载带模块正面的电极膜片层（2）与载带模块背面的焊盘（5）的电连接；电极膜片层（2）用于进行接触式数据传输；RFID线圈层（4）与调谐电容层（3）匹配，用于调整载带模块的非接触式数据传输频率；适应性强，制作工艺简单，成本低，生产效率高，质量稳定性好，能满足双界面卡的市场需求。