公开(公告)号：WO2017070868A1

公开(公告)日：2017-05-04

申请号：PCT/CN2015/093109

申请日：2015-10-28

Applicant: 深圳市华星光电技术有限公司 ,  武汉华星光电技术有限公司

Inventor： 胡国仁

IPC: H01L21/336

CPC classification number: H01L27/1281 ,  G02F1/1368 ,  G02F2202/104 ,  H01L27/1222 ,  H01L27/3262 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L29/78633 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/78696

Abstract: 提供一种N型薄膜晶体管（TFT）的制作方法，通过对遮光层进行栅格状图案化处理来控制多晶硅层的不同区域形成结晶差异，使得多晶硅层不同区域的结晶晶粒大小不同，进而仅通过一次离子掺杂制程使得多晶硅不同区域在掺杂浓度相同的条件下由于晶粒大小不同而产生的电阻率不同，实现等同于轻掺杂漏区结构的效果，使TFT具有较低的漏电流和较高的可靠性；能够节省制成时间和制造成本，减小多晶硅层的损伤，缩短活化时间，有利于柔性显示器的制作。

公开(公告)号：WO2014139291A1

公开(公告)日：2014-09-18

申请号：PCT/CN2013/086884

申请日：2013-11-11

Applicant: 京东方科技集团股份有限公司 ,  鄂尔多斯市源盛光电有限责任公司

Inventor： 王祖强

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L29/78672 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02642 ,  H01L21/02645 ,  H01L21/02667 ,  H01L21/02675 ,  H01L21/02686 ,  H01L21/02694 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/3083 ,  H01L27/1277 ,  H01L27/1281 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/16 ,  H01L29/6675

Abstract: 一种多晶硅层的制作方法和多晶硅薄膜晶体管的制造方法。该多晶硅层的制作方法，包括：提供一基底（100）；在所述基底（100）上依次形成阻挡层（110）和缓冲层（120）；通过构图工艺在所述缓冲层（120）中设置多个沟槽（121），并在所述缓冲层（120）之上形成籽晶（132）；在设置有沟槽（121）的所述缓冲层（120）及所述籽晶上，形成非晶硅层（140）；采用热处理工艺将所述非晶硅层（140）转化为多晶硅层。

公开(公告)号：WO2013051221A1

公开(公告)日：2013-04-11

申请号：PCT/JP2012/006145

申请日：2012-09-26

Applicant: パナソニック株式会社

Inventor： 尾田　智彦 ,  川島　孝啓

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1222 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02612 ,  H01L21/02683 ,  H01L21/02691 ,  H01L21/268 ,  H01L21/324 ,  H01L27/1229 ,  H01L27/1274 ,  H01L27/1281 ,  H01L27/1285 ,  H01L27/1296

Abstract: 　本発明に係る薄膜素子（２０１）は、第１素子部（２０１Ａ）と第２素子部（２０１Ｂ）とを有する。第１素子部は、第１ゲート電極（２１１Ａ）と、第１ゲート電極と対向して位置する第１結晶性シリコン薄膜（２１５Ａ）とを備える。第２素子部は、第２ゲート電極（２１１Ｂ）と、第２ゲート電極と対向して位置する第２結晶性シリコン薄膜（２１５Ｂ）とを備える。第１結晶性シリコン薄膜は、帯形状の第１領域（５１）と、帯形状の第１領域よりも平均結晶粒径が小さい第２領域（５２）とを含み、第１素子部は、帯形状の第１領域の少なくとも一部をチャネルとする。第２結晶性シリコン薄膜は、帯形状の第１領域（５１）よりも平均結晶粒径が小さい第２結晶領域（５０Ｂ）を含み、第２素子部は、第２結晶領域をチャネルとする。帯形状の第１領域は、当該帯形状の第１領域の両側に位置する前記第２領域のそれぞれと接触する結晶粒を複数有する。

Abstract translation: 根据本发明的薄膜元件（201）包括第一元件部分（201A）和第二元件部分（201B）。 第一元件部分设置有与第一栅电极相对定位的第一栅电极（211A）和第一晶体硅薄膜（215A）。 第二元件部分设置有与第二栅极相对定位的第二栅电极（211B）和第二晶体硅薄膜（215B）。 第一晶体硅薄膜包括其平均晶粒直径小于带状第一区域的带状第一区域（51）和第二区域（52），并且第一元件区段至少使用 带状第一区域的一部分作为通道。 第二晶体硅薄膜包括其平均晶粒直径小于带状第一区域（51）的第二晶体区域（50B），并且第二元件部分使用第二晶体区域作为沟道 。 带状的第一区域包括与位于带状第一区域的两侧的每个第二区域接触的多个晶体颗粒。

公开(公告)号：WO2013030865A1

公开(公告)日：2013-03-07

申请号：PCT/JP2011/004769

申请日：2011-08-26

Applicant: パナソニック株式会社 ,  菅原 祐太

Inventor： 菅原　祐太

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L21/02532 ,  H01L21/02675 ,  H01L27/1281 ,  H01L27/1285 ,  H01L29/42384 ,  H01L29/78678

Abstract: 　本発明の薄膜トランジスタアレイの製造方法は、複数のゲート電極（１２）上にゲート絶縁層（１３）を形成する第３工程と、ゲート絶縁層（１３）上に非晶質シリコン層（１４）を形成する第４工程と、非晶質シリコン層（１４）を結晶化させて結晶質シリコン層（１５）を生成する第５工程と、ソース電極およびドレイン電極（１８）を形成する第６工程とを含み、第３工程において、複数のゲート電極（１２）上のゲート絶縁層（１３）の膜厚を、ゲート電極（１２）上の非晶質シリコン層（１４）のレーザー光に対する光吸収率とゲート絶縁層（１３）の等価酸化膜厚とが正の相関にある領域の膜厚範囲で形成し、第４工程において、複数のゲート電極（１２）上の非晶質シリコン層（１４）の膜厚を、非晶質シリコン層（１４）の膜厚変化に対する光吸収率の変動が第１基準から所定の範囲内にある領域の膜厚範囲で形成する。

Abstract translation: 该薄膜晶体管阵列制造方法包括以下步骤：第三步骤，其中在多个栅电极（12）的顶部上形成栅极绝缘层（13）; 第四步骤，其中在所述栅极绝缘层（13）的顶部上形成非晶硅层（14）; 第五步骤，其中非晶硅层（14）被结晶以产生晶体硅层（15）; 以及形成源电极和漏电极（18）的第六步骤。 在第三步骤中，在多个栅电极（12）的顶部上的栅极绝缘层（13）的膜厚形成为非晶硅层（14）的激光的光吸收率的膜厚范围， 在栅电极（12）的上方与栅极绝缘层（13）的氧化膜厚度呈正相关关系，第四工序中的非晶硅层（14）的膜厚在多个 栅电极（12）形成为膜厚范围，其中与非晶硅层（14）的膜厚度的变化相关的光吸收率的波动在从第一标准的预定范围内。

公开(公告)号：WO2010070981A1

公开(公告)日：2010-06-24

申请号：PCT/JP2009/068489

申请日：2009-10-28

Applicant: 株式会社日立国際電気 ,  井ノ口 泰啓 ,  森谷 敦

Inventor： 井ノ口　泰啓

IPC: H01L21/20 ,  H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/67109 ,  H01L27/1281 ,  H01L27/1285

Abstract: 部分的に絶縁膜が形成されているシリコン基板上を単結晶で覆うことができる半導体装置の製造方法及び基板処理装置を提供する。 部分的に絶縁膜が形成されたＳｉ基板１０上に、ａ－Ｓｉ膜１４を成膜する（図１（ｂ））。このＳｉ基板１０を熱処理すると、基板のＳｉ結晶を種としてａ－Ｓｉが固相Ｅｐｉ化される（図１（ｃ））。基板の厚さ方向に対して充分にＥｐｉ結晶化された範囲を保護するようにレジスト膜１８を形成し（図１（ｄ））、エッチング処理を行い（図１（ｅ））、その後、アッシング処理によってレジスト膜１８を剥離し、このＳｉ基板１０上に再度ａ－Ｓｉ膜を成膜する（図１（ｆ））。再度、上記熱処理を行うことで、ａ－Ｓｉが固相Ｅｐｉ化される（図１（ｇ））。

Abstract translation: 公开了一种制造半导体器件的方法，其中部分设置有绝缘膜的硅衬底可以被单晶覆盖。 还公开了一种基板处理装置。 在部分设置有绝缘膜的Si衬底（10）上形成非晶硅（a-Si）膜（图1（b））。 Si衬底（10）被热处理，使得a-Si是使用衬底的Si晶体作为晶种外延结晶的固相（图1（c））。 形成抗蚀剂膜（18），使得足够的外延结晶区域在基板的厚度方向上被保护（图1（d））。 然后，进行蚀刻（图1（e）），之后，通过灰化除去抗蚀剂膜（18），并在Si衬底（10）上再次形成a-Si膜（图1（f ））。 通过再次进行上述热处理，a-Si是外相结晶的固相（图1（g））。

公开(公告)号：WO2009131379A3

公开(公告)日：2009-12-23

申请号：PCT/KR2009002103

申请日：2009-04-22

Applicant: ENSILTECH CORP ,  RO JAE-SANG ,  HONG WON-EUI

Inventor： RO JAE-SANG ,  HONG WON-EUI

IPC: H01L21/324

CPC classification number: H01L29/66757 ,  H01L21/02532 ,  H01L21/02595 ,  H01L27/1281 ,  H01L29/66765 ,  H01L29/78603

Abstract: The present invention relates to a polycrystalline silicon film which is endowed with outstanding resistance characteristics by being formed in such a way that the peak value of the Raman spectrum of the polycrystalline silicon film is between 515 and 517 cm-1, which is shifted to the left as compared with the conventional value of between 518 and 520 cm-1. The present invention also relates to a thin-film transistor comprising such a silicon film, and to a production method thereof.

Abstract translation: 本发明涉及通过形成多晶硅膜的拉曼光谱的峰值在515和517cm -1之间的方式形成的具有突出的电阻特性的多晶硅膜，其转移到 与传统的518和520厘米-1之间的值相比较。 本发明还涉及包含这种硅膜的薄膜晶体管及其制造方法。

公开(公告)号：WO2007142399A1

公开(公告)日：2007-12-13

申请号：PCT/KR2007/000190

申请日：2007-01-10

Applicant: ENSILTECH CORPORATION ,  RO, Jae-Sang ,  HONG, Won-Eui

Inventor： RO, Jae-Sang ,  HONG, Won-Eui

IPC: H01L21/324

CPC classification number: H01L21/324 ,  H01L21/02381 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02667 ,  H01L27/1281 ,  H01L29/66765

Abstract: Disclosed herein is a rapid annealing method in a mixed structure composed of a heat treatment-requiring material, dielectric layer and conductive layer, comprising that during rapid annealing on a predetermined part of the heat treatment-requiring material, by instantaneously generated intense heat due to Joule heating by application of an electric field to the conductive layer, the potential difference between the heat treatment-requiring material and the conductive layer is set lower than the dielectric breakdown voltage of the dielectric layer, thereby preventing generation of arc by dielectric breakdown of the dielectric layer during the annealing.

Abstract translation: 本文公开了一种由热处理需要材料，电介质层和导电层组成的混合结构中的快速退火方法，其包括在对热处理需要材料的预定部分进行快速退火时由于由于 通过向导电层施加电场进行焦耳加热，将需要热处理的材料和导电层之间的电位差设定为低于电介质层的介质击穿电压，从而防止电弧的产生 退火期间的介电层。

公开(公告)号：WO2007116917A1

公开(公告)日：2007-10-18

申请号：PCT/JP2007/057596

申请日：2007-04-04

Applicant: 株式会社エフティーエル ,  高木 幹夫

Inventor： 高木 幹夫

IPC: H01L21/8244 ,  H01L21/20 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/11 ,  H01L29/786

CPC classification number: H01L21/02683 ,  H01L21/02532 ,  H01L21/2026 ,  H01L27/0688 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1281

Abstract: 【課題】　半導体素子の回路が形成されているSi層上に絶縁膜を形成し、該絶縁膜上に多結晶もしくは非晶質Si層を積層し、これをレーザー照射及び走査により（再）結晶化して、ここに別の半導体素子の回路を形成し、これらの回路を接続する３次元半導体デバイスの製造方法に関する。レーザー（再）結晶化Ｓｉ層の結晶性を改良することにより、現在のICに適した性能を与える。 【解決手段】絶縁膜17,26をCMPにより平坦化する；多結晶又は非晶質Ｓｉ層22,32を積層し、エネルギーが照射面積当たり10J/cm 2 以上の固体連続波レーザーにより照射・走査行う；Ｓｉ層22,32に10 14 /cm 2 以上のドーズ量で水素イオンを添加する；その後Si層22,32が溶融しない条件加熱処理する。

Abstract translation: 本发明提供一种三维半导体器件的制造方法，其特征在于，在形成有半导体元件电路的Si层上形成绝缘膜，在绝缘膜上层叠多晶硅或非晶Si层，通过激光照射将其重结晶 并扫描以形成单独的半导体元件电路，并将这些电路连接在一起。 因此改善的激光（再）结晶的Si层的结晶性给出了适用于当前IC的性能。 [解决问题的手段]绝缘膜（17,26）通过CMP平坦化：层叠多晶或非晶Si层（22,32），并用能量至少为10J / cm 2的固体连续波激光器照射/扫描， SUP> 2 每个照射区域：Si层（22,32）以至少10×14 / cm 2的剂量加入氢离子： 然后在非熔化条件下加热Si层（22,32）。

公开(公告)号：WO2006031017A1

公开(公告)日：2006-03-23

申请号：PCT/KR2005/002588

申请日：2005-08-10

Applicant: RO, Jae-Sang ,  HONG, Won-Eui

Inventor： RO, Jae-Sang ,  HONG, Won-Eui

IPC: H01L21/324

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02686 ,  H01L21/2022 ,  H01L21/324 ,  H01L27/1281

Abstract: The present invention provides a method of annealing silicon thin film, which comprises providing a conductive layer underneath a silicon thin film, applying an electric field to the conductive layer to induce Joule heating and thereby to generate intense heat, and carrying out crystallization, elimination of crystal lattice defects, dopant activation, thermal oxidation and the like, of the silicon thin film; and a polycrystalline silicon thin film having high quality prepared by the method. The annealing method of the invention provides a polycrystalline silicon thin film which has virtually no crystal lattice defects, which is completely free from contamination by catalyst metal appearing in polycrystalline silicon thin films produced by crystallization methods such as MIC and MILC, and at the same time, is not accompanied by surface protrusions appearing in polycrystalline silicon thin films produced by ELC, while not incurring thermal deformation of glass substrate.

Abstract translation: 本发明提供一种退火硅薄膜的方法，其包括在硅薄膜的下方设置导电层，向导电层施加电场以引起焦耳加热，从而产生强热，并进行结晶，消除 硅薄膜的晶格缺陷，掺杂剂活化，热氧化等; 和通过该方法制备的具有高质量的多晶硅薄膜。 本发明的退火方法提供了几乎没有晶格缺陷的多晶硅薄膜，其完全没有通过诸如MIC和MILC的结晶方法产生的多晶硅薄膜中出现的催化剂金属的污染，同时 不伴随着由ELC制造的多晶硅薄膜中出现的表面突起，而不会引起玻璃基板的热变形。

公开(公告)号：WO2005124828A2

公开(公告)日：2005-12-29

申请号：PCT/IB2005/051870

申请日：2005-06-08

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  GREEN, Peter, W.

Inventor： GREEN, Peter, W.

IPC: H01L21/00

CPC classification number: H01L27/1296 ,  H01L27/1281 ,  H01L27/1285 ,  H01L29/66757 ,  H01L29/78606 ,  H01L29/78675

Abstract: An active matrix device has an array (54) of device elements each comprising at least one thin film transistor (34). A thin film conductive heater element arrangement (10) is provided over a substrate of the device, and the semiconductor islands of the thin film transistors are provided over the heater element arrangement (10). The heating arrangement can remain in place in the device, thereby avoiding the need to remove the layers of the heater element arrangement during processing.

Abstract translation: 有源矩阵器件具有每个包括至少一个薄膜晶体管（34）的器件元件阵列（54）。 薄膜导电加热器元件布置（10）设置在器件的衬底上，并且薄膜晶体管的半导体岛设置在加热器元件布置（10）的上方。 加热装置可以保持在装置中的适当位置，从而避免在加工过程中需要去除加热器元件装置的层。