公开(公告)号：WO2017177168A1

公开(公告)日：2017-10-12

申请号：PCT/US2017/026659

申请日：2017-04-07

Applicant: UNIVERSITY OF NORTH TEXAS

Inventor： CHOI, Wonbong

IPC: H01L21/44 ,  B05D5/12 ,  B32B15/04 ,  C01B31/02 ,  C01G39/06 ,  H01G9/00

CPC classification number: H01G11/86 ,  B32B15/04 ,  C01G39/06 ,  C01P2002/85 ,  C01P2006/40 ,  C23C14/14 ,  C23C14/35 ,  C23C16/305 ,  H01G4/085 ,  H01G4/33 ,  H01G11/28 ,  H01G11/30 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/30604 ,  H01L29/401 ,  H01L29/458 ,  H01L29/66772 ,  Y02E60/13

Abstract: The invention includes supercapacitors and methods of making supercapacitor by fabricating transition metal dichalcogenide (MX 2 ) layers using a combination of magnetron sputtering followed by chemical vapor deposition.

Abstract translation: 本发明包括超级电容器和通过使用磁控溅射和化学气相沉积的组合制造过渡金属二硫族化合物（MX 2）层来制造超级电容器的方法。

公开(公告)号：WO2017121211A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/108892

申请日：2016-12-07

Applicant: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) CO., LTD. ,  HON HAI PRECISION INDUSTRY CO., LTD.

Inventor： KAO, Yichun ,  LIN, Xinye ,  SHIH, Poli ,  CHANG, Weichih ,  LU, Yiming ,  WU, Iwei

IPC: H01L29/12 ,  H01L21/77

CPC classification number: H01L29/66969 ,  H01L21/441 ,  H01L21/47635 ,  H01L21/477 ,  H01L27/124 ,  H01L29/24 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869

Abstract: A thin film transistor array panel includes a first conductive layer (102) including a gate electrode; a channel layer (104) disposed over the gate; and a second conductive layer (105) disposed over the channel layer (104). The second conductive layer (105) includes a multi-layered portion defining a source electrode (105a) and a drain electrode (105b), which includes a first sub-layer (105-1), a second sub-layer (105-2), and a third sub-layer (105-3) sequentially disposed one over another. Both the third and the first sub-layers (105-3, 105-1) include indium and zinc oxide materials. An indium to zinc content ratio in the first sub-layer (105-1) is greater than that in the third sub-layer (105-3). The content ratio differentiation between the first and the third sub-layers (105-1, 105-3) affects a lateral etch profile associated with a gap (106) generated in the second conductive layer (105) between the source and the drain electrodes (105a, 105b), where the associated gap (106) width in the third sub-layer (105-3) is wider than that in the first sub-layer (105-1).

Abstract translation: 薄膜晶体管阵列面板包括：第一导电层（102），其包括栅电极; 布置在所述栅极上方的沟道层（104） 和设置在沟道层（104）上的第二导电层（105）。 第二导电层（105）包括限定源电极（105a）和漏电极（105b）的多层部分，其包括第一子层（105-1），第二子层（105-2） ）和第三子层（105-3），其顺序地一个在另一个之上。 第三和第一子层（105-3,105-1）都包括铟和氧化锌材料。 第一子层（105-1）中的铟与锌的含量比大于第三子层（105-3）中的铟与锌的含量之比。 第一和第三子层（105-1,105-3）之间的含量比例区分影响与源极和漏极之间的第二导电层（105）中产生的间隙（106）相关的横向蚀刻轮廓 （105a，105b），其中第三子层（105-3）中的相关间隙（106）宽度比第一子层（105-1）中的宽度更宽。

公开(公告)号：WO2017121009A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/074503

申请日：2016-02-25

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐向阳

IPC: G02F1/1343 ,  G02F1/1362 ,  H01L21/77 ,  H01L27/12

CPC classification number: G02F1/134363 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295 ,  G02F2201/121 ,  G02F2201/122 ,  G02F2201/123 ,  G02F2202/103 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/0274 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1262 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/518 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78696

Abstract: 一种TFT-LCD阵列基板的制作方法，将像素电极(17)和公共电极(18)采用同一透明导电层制得，且像素电极(17)和公共电极(18)下方的绝缘保护层(16)上设有数个相互平行的条状的沟道(162)，像素电极(17)与公共电极(18)沿沟道(162)两侧的凸台交替分布且延伸至沟道(162)的侧壁上，从而增大了像素电极(17)和公共电极(18)在垂直于基板方向的面积，增加了水平电场，同时也增大了存储电容，进而提高了液晶面板的显示质量。

公开(公告)号：WO2017101109A1

公开(公告)日：2017-06-22

申请号：PCT/CN2015/097883

申请日：2015-12-18

Applicant: BOE TECHNOLOGY GROUP CO., LTD.

Inventor： LU, Xiaoyong ,  LI, Dong ,  LI, Xiaolong ,  LONG, Chunping

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/32051 ,  C23C14/0073 ,  C23C14/0641 ,  C23C14/14 ,  C23C14/34 ,  H01L21/2855 ,  H01L21/7685 ,  H01L21/76895 ,  H01L23/53223 ,  H01L27/1259 ,  H01L29/458

Abstract: A thin film transistor, a thin film transistor array substrate, and a display apparatus, and their fabrication methods. The thin film transistor is formed by forming a source and drain electrode structure(170). To form the source and drain electrode structure(170), at least one metal film(177) is formed using a target of a metal element in a sputtering chamber. A gas is introduced in the sputtering chamber to in-situ react with the metal element to form an anti-reflection layer(179) over the at least one metal film(177).

Abstract translation: 薄膜晶体管，薄膜晶体管阵列基板和显示装置及其制造方法。 薄膜晶体管通过形成源极和漏极电极结构（170）而形成。 为了形成源电极和漏电极结构（170），在溅射室中使用金属元素的靶形成至少一个金属膜（177）。 在溅射室中引入气体以原位与金属元素反应以在至少一个金属膜（177）上形成抗反射层（179）。

公开(公告)号：WO2017092142A1

公开(公告)日：2017-06-08

申请号：PCT/CN2015/099985

申请日：2015-12-30

Applicant: 深圳市华星光电技术有限公司

Inventor： 李松杉

IPC: H01L21/84 ,  H01L21/336

CPC classification number: H01L27/1274 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02675 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/3003 ,  H01L21/84 ,  H01L27/1222 ,  H01L27/1288 ,  H01L29/0607 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78618 ,  H01L29/78645 ,  H01L29/78648 ,  H01L29/78675 ,  H01L29/78678

Abstract: 提供一种低温多晶硅TFT基板的制作方法，在多晶硅层（3）两侧形成N型重掺杂区域（31）后，依次形成第一栅极绝缘层（41）、第一栅极（51）、第二栅极绝缘层（42）、第二栅极（52），且第二栅极（52）的宽度大于第一栅极（51）的宽度，以制作出多晶硅层（3）中的低电场区域，从而起到减小漏电流的作用；或者先形成第一栅极（51）、第一栅极绝缘层（41），在第一栅极绝缘层（41）上形成多晶硅层（3）及N型重掺杂区域（31），再形成第二栅极绝缘层（42）、第二栅极（52），且第二栅极绝缘层（42）的厚度大于第一栅极绝缘层（41）的厚度，第二栅极（52）的宽度大于第一栅极（51）的宽度，以使得第二栅极（52）超出第一栅极（51）的部分和多晶硅层（3）夹杂的第二栅极绝缘层（42）的厚度较厚，产生的电场较小，从而起到减小漏电流的作用；简化了工艺流程，降低了生产成本。

公开(公告)号：WO2017087035A1

公开(公告)日：2017-05-26

申请号：PCT/US2016/039894

申请日：2016-06-28

Applicant: PEREGRINE SEMICONDUCTOR CORPORATION

Inventor： WILLARD, Simon Edward

IPC: H01L29/423 ,  H01L29/786

CPC classification number: H01L27/1251 ,  H01L27/1218 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4916 ,  H01L29/78603 ,  H01L29/78615

Abstract: Systems, methods, and apparatus for an improved body tie construction that produces all the benefits of conventional body tie (H-gate, T-gate), without the limitations and degradations associated with those constructions are described. The improved body tie construction is configured to have a lower resistance body tie when the transistor is "off" (Vg approximately 0 volts). When the transistor is "on" (Vg>Vt), the resistance to the body tie is much higher, reducing the loss of performance associated with presence of body tie.

Abstract translation: 描述了用于改进身体领带结构的系统，方法和装置，其产生了常规身体领带（H型门，T型门）的所有优点，而没有与这些结构相关的限制和降级 。 当晶体管“断开”时，改进的体连系结构被配置为具有较低的电阻体连结。 （Vg大约0伏）。 当晶体管“接通”时， （Vg> Vt）时，对身体系带的抵抗力要高得多，减少了与身体系带相关的性能损失。

公开(公告)号：WO2016095263A1

公开(公告)日：2016-06-23

申请号：PCT/CN2014/095326

申请日：2014-12-29

Applicant: 深圳市华星光电技术有限公司

Inventor： 杜鹏 ,  胡宇彤

IPC: G02F1/1362 ,  H01L27/12

CPC classification number: H01L27/1288 ,  G02F1/133345 ,  G02F1/13338 ,  G02F1/1362 ,  G02F1/136209 ,  G02F1/136277 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/133357 ,  G02F2001/136231 ,  G02F2202/104 ,  H01L27/12 ,  H01L27/1222 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/518 ,  H01L29/78633 ,  H01L29/78675

Abstract: 一种LTPS阵列基板，其包括多个低温多晶硅薄膜晶体管及底层透明导电层（32）、保护层（34）以及顶层透明导电层（36）。每一低温多晶硅薄膜晶体管包括依次叠加形成的基板（10），图形化的遮光层（12）、缓冲层（14）、图像化的多晶硅层（16）、栅极绝缘层（18）、扫描线（22）和公共电极线、绝缘层（24）、源漏极（28）、平坦层（30）。遮光层（12）覆盖扫描线（22）与源漏极（28），底层透明导电层（32）上与保护层（34）之间形成有图案化的第三金属层（38），图案化的第三金属层（38）包括第一区域（381）及与第一区域（381）相交设置的第二区域（382），第一区域（381）遮盖数据线（26），第二区域（382）的一部分与遮光层（12）靠近源漏极（28）的一侧位置叠加设置。

公开(公告)号：WO2016073478A1

公开(公告)日：2016-05-12

申请号：PCT/US2015/058827

申请日：2015-11-03

Applicant: ROYOLE CORPORATION

Inventor： YU, Xiaojun ,  WEI, Peng ,  YUAN, Ze ,  LUO, Haojun ,  LIU, Zihong

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/6675 ,  H01L29/78648 ,  H01L29/7866 ,  H01L29/7869

Abstract: This application discloses a thin film transistor that includes a substrate, a gate, a source, a drain and a channel structure. Each of the source and the drain includes a respective first edge that defines a separation gap between the source and the drain, and the first edges of the source and the drain lie above and at least partially overlap the gate. The channel structure includes a top channel and a bottom channel contact. The top channel fills the separation gap between and covers the first edges of the source and the drain, and the bottom channel contact lies under the source and the drain. The top channel and the bottom channel contact have physical contact with each other near the first edges of the source and the drain, and the first edges of both the source and the drain are wrapped in the resulting channel structure.

Abstract translation: 本申请公开了一种薄膜晶体管，其包括衬底，栅极，源极，漏极和沟道结构。 源极和漏极中的每一个包括限定源极和漏极之间的间隔的相应的第一边缘，并且源极和漏极的第一边缘位于栅极之上并且至少部分地与栅极重叠。 通道结构包括顶部通道和底部通道接触。 顶部通道填充源极和漏极的第一边缘之间的分隔间隙，并且底部通道接触位于源极和漏极下方。 顶部通道和底部通道接触件在源极和漏极的第一边缘附近彼此物理接触，并且源极和漏极的第一边缘被包裹在所得到的通道结构中。

公开(公告)号：WO2016070505A1

公开(公告)日：2016-05-12

申请号：PCT/CN2015/072350

申请日：2015-02-06

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐源竣

IPC: H01L27/32

CPC classification number: H01L29/66757 ,  H01L27/127 ,  H01L27/1288 ,  H01L27/3262 ,  H01L27/3265 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78621 ,  H01L2227/323

Abstract: 提供一种AMOLED背板的制作方法，在图案化第一金属层形成第一栅极(61)、第二栅极(63)及电极板(65)后，以图案化的第一金属层为遮蔽层对图案化的多晶硅层进行N型轻掺杂；再沉积绝缘层(7)，对绝缘层(7)进行非等向性蚀刻，形成阻隔物(71)，以图案化的第一金属层与阻隔物(71)为遮蔽层对图案化的多晶硅层进行N型重掺杂，从而在第一栅极(61)的两侧于阻隔物(71)的正下方形成轻掺杂漏极区域(N-)，能够使得开关TFT沟道区域两侧的轻掺杂漏极区域(N-)对称，可缩短轻掺杂漏极区域(N-)的长度，增大导通电流，有效降低光电流，且节省一道光罩，降低成本。

公开(公告)号：WO2016029830A1

公开(公告)日：2016-03-03

申请号：PCT/CN2015/087934

申请日：2015-08-24

Applicant: 深圳市柔宇科技有限公司

Inventor： 魏鹏 ,  余晓军 ,  袁泽 ,  赵继刚 ,  罗浩俊 ,  刘自鸿

IPC: H01L29/786 ,  G02F1/00

CPC classification number: H01L27/1255 ,  H01L21/283 ,  H01L21/441 ,  H01L27/124 ,  H01L27/1288 ,  H01L27/3248 ,  H01L27/3276 ,  H01L28/60 ,  H01L29/45 ,  H01L29/458 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78684 ,  H01L2227/323

Abstract: 一种薄膜晶体管(TFT)装置（200），显示器及薄膜晶体管装置（200）的制造方法。该TFT装置（200）包括第一导电层（204），其包括栅极（204a）及连接垫（204b）。该TFT装置还包括覆盖该栅极（204a）的第一介电层（206）。该连接垫（204b）从该第一介电层（206）暴露。该TFT装置（200）还包括设置在该第一介电层（206）上且与该栅极（204a）重叠的半导体层（208）。该TFT装置（200）还包括设置在该半导体层（208）及该第一介电层（206）上以暴露该半导体层（208）的第一部分及第二部分及该连接垫（204b）的第二介电层（210）。该TFT装置（200）还包括第二导电层（212），其包括覆盖该半导体层（208）的该第一部分的源极部（212b）、延伸至该源极部（212b）的像素电极部（212a）、覆盖该半导体层（208）的该第二部分的漏极部（212c）及设置在该连接垫（204b）上并延伸至该漏极部（212c）的互连部（212d）。