公开(公告)号：WO2018016201A1

公开(公告)日：2018-01-25

申请号：PCT/JP2017/020610

申请日：2017-06-02

Applicant: 国立研究開発法人産業技術総合研究所

Inventor： 小杉　亮治 ,  紀　世陽 ,  望月　和浩 ,  河田　泰之 ,  纐纈　英典

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02636 ,  H01L21/3083 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/12 ,  H01L29/78

Abstract: パワー半導体素子を含む半導体装置の製造歩留りおよび信頼性を向上させる。＜１１－２０＞方向に対して傾斜した結晶主面を有する基板に、ｘ方向に延在し、ｘ方向と直交するｙ方向に互いに離間する複数のトレンチＤＴが形成されている。そして、トレンチＤＴの内部に埋め込まれた半導体層からなるｐ型カラム領域ＰＣと、ｙ方向に互いに隣り合うトレンチＤＴの間の基板の部分からなるｎ型カラム領域ＮＣとによってスーパージャンクション構造が構成されており、トレンチＤＴの延在方向（ｘ方向）と＜１１－２０＞方向との角度誤差が±θ以内である。ここでθは、高さｈ、幅ｗのトレンチに対して、｛arctan｛ｋ×（ｗ／ｈ）｝｝／１３で定まる。ここでｋは、少なくとも２より小さく、好ましくは０．９以下、さらに好ましくは０．５、さらにさらに好ましくは０．３以下である。

Abstract translation:

提高包括功率半导体元件在内的半导体器件的制造良率和可靠性。 <11-20>具有相对于该方向的倾斜主晶面的衬底，在延伸的x方向中，形成DT多个沟槽从在y方向正交的x方向彼此远离。 然后，埋置在沟槽DT的半导体层的p型柱区域PC，超结结构是由n型列区域NC包括沟槽中的y方向上的DT之间的衬底的一部分形成有彼此相邻的 并且沟槽DT的延伸方向（x方向）与<11-20>方向之间的角度误差在±mn;θ以内。 这里，对于高度h和宽度w的沟槽，θ由{arctan {k＆times;（w / h）}} / 13确定。 这里k至少小于2，优选小于0.9，更优选0.5，甚至更优选0.3或更小。

公开(公告)号：WO2015044749A1

公开(公告)日：2015-04-02

申请号：PCT/IB2014/001911

申请日：2014-09-24

Applicant: TOYOTA JIDOSHA KABUSHIKI KAISHA ,  DENSO CORPORATION

Inventor： SOENO, Akitaka ,  ONOGI, Atsushi ,  MIZUNO, Shoji ,  TAKEUCHI, Yuichi ,  SHOJI, Tomoyuki ,  WATANABE, Yukihiko

IPC: H01L21/308 ,  H01L29/66

CPC classification number: H01L21/3083 ,  H01L21/3085 ,  H01L21/3088 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: An oxide film (24) is formed on a surface of a semiconductor substrate (2). A resist layer (26) is formed on a surface of the oxide film. The resist layer has an opening (26a). A tapered trench (24a) is formed by forming wall surfaces (24b) of the oxide film by etching a part of the oxide film exposed from the opening. The wall surfaces are inclined with respect to a direction perpendicular to the surface of the semiconductor substrate and reach the surface of the semiconductor substrate. A space between the wall surfaces is narrowed towards the surface of the semiconductor substrate. The semiconductor substrate is etched through the tapered trench. A width of the tapered trench formed on the surface of the semiconductor substrate is smaller than a width of the opening formed in the resist layer.

Abstract translation: 在半导体衬底（2）的表面上形成氧化膜（24）。 在氧化物膜的表面上形成抗蚀剂层（26）。 抗蚀剂层具有开口（26a）。 通过蚀刻从开口暴露的氧化膜的一部分，形成氧化物膜的壁表面（24b）形成锥形沟槽（24a）。 壁面相对于与半导体衬底的表面垂直的方向倾斜并到达半导体衬底的表面。 壁表面之间的空间朝向半导体衬底的表面变窄。 通过锥形沟槽蚀刻半导体衬底。 形成在半导体衬底的表面上的锥形沟槽的宽度小于在抗蚀剂层中形成的开口的宽度。

公开(公告)号：WO2014178262A1

公开(公告)日：2014-11-06

申请号：PCT/JP2014/060084

申请日：2014-04-07

Applicant: 日産自動車株式会社

Inventor： 倪　威 ,  丸井　俊治 ,  江森　健太 ,  林　哲也

IPC: H01L27/04 ,  H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/41 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/0623 ,  H01L21/049 ,  H01L21/2815 ,  H01L21/28247 ,  H01L21/3083 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/2003 ,  H01L29/22 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/66969 ,  H01L29/7803 ,  H01L29/7805 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8618

Abstract: 　半導体装置は、ソース領域４及びウェル領域３を貫通してドリフト領域２に至る溝５の側部にゲート絶縁膜７を介して埋め込まれたゲート電極８と、層間絶縁膜９を介してゲート電極８により囲まれたコンタクトホール１０の内部に埋め込まれたアノード領域１５と、ゲート電極８の底面にゲート絶縁膜７を介して隣接するＰ型の第１の電界緩和領域２３とを備える。アノード領域１５の底面はＮ型の半導体領域（ドリフト領域２）と接合してダイオードを形成する。

Abstract translation: 该半导体装置设置有：栅极电极（8），其嵌入在槽（5）的横向部分中，栅极绝缘膜（7）插入其间，所述沟槽（5）穿过源极区域（4） ）和阱区（3）并到达漂移区（2）; 嵌入在接触孔（10）内的中间绝缘膜（9）的阳极区域（15），所述接触孔（10）被所述栅电极（8）包围; 以及栅极绝缘膜（7）插入在栅电极（8）的下表面附近的P型第一电场衰减区域（23）。 阳极区域（15）的底表面与N型半导体区域（漂移区域（2））形成结，从而形成二极管。

公开(公告)号：WO2014110852A1

公开(公告)日：2014-07-24

申请号：PCT/CN2013/071636

申请日：2013-02-18

Applicant: 中国科学院微电子研究所

Inventor： 朱慧珑

IPC: H01L21/336 ,  H01L27/088

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/26513 ,  H01L21/3083 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0638 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7851

Abstract: 一种半导体器件及其制造方法。半导体器件包括：在衬底（1000）上形成的鳍（1004）；在衬底（1000）上形成的与鳍（1004）相交的栅堆叠，栅堆叠经由隔离层（1006）与衬底（1000）隔离；以及在鳍（1004）下方的区域中形成的穿通阻挡部，该穿通阻挡部包括位于鳍（1004）与栅堆叠相交部分下方的第一部分（1020）以及位于第一部分（1020）两侧的第二部分（1020'），其中穿通阻挡部的第二部分（1020'）的掺杂浓度低于穿通阻挡部的第一部分（1020）的掺杂浓度。

公开(公告)号：WO2014110851A1

公开(公告)日：2014-07-24

申请号：PCT/CN2013/071634

申请日：2013-02-18

Applicant: 中国科学院微电子研究所

Inventor： 朱慧珑

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/26513 ,  H01L21/3083 ,  H01L21/31053 ,  H01L21/31111 ,  H01L29/0638 ,  H01L29/0673 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/6681 ,  H01L29/7851

Abstract: 本申请公开了一种半导体器件及其制造方法。包括：衬底，衬底中形成有阱区，所述阱区包括第一部分和第二部分，第一部分相比于第二部分掺杂浓度较低，且更接近衬底的表面；在衬底的表面上形成的鳍状结构；在衬底的表面上形成的隔离层，该隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，仅在鳍与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。

公开(公告)号：WO2013102637A1

公开(公告)日：2013-07-11

申请号：PCT/EP2013/050040

申请日：2013-01-03

Applicant: COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES

Inventor： DIEM, Bernard

IPC: B81C1/00 ,  H01L21/308

CPC classification number: B81C1/00619 ,  B81B2203/033 ,  B81B2203/0392 ,  B81C1/00103 ,  B81C1/00531 ,  B81C1/00539 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/014 ,  H01L21/3083

Abstract: Procédé de gravure d'un motif complexe souhaité (50), dans une première face d'un substrat, comportant les étapes suivantes : - gravure simultanée d'au moins un premier et deuxième sous-motifs à travers la première face du substrat, les sous-motifs gravés étant séparés par au moins une paroi de séparation, la largeur du premier sous-motif étant plus importante que la largeur du second sous-motif au niveau de la première face, et la profondeur du premier sous-motif étant plus importante que la profondeur du second sous-motif selon une direction perpendiculaire à ladite première face, - une étape de retrait ou d'élimination de ladite paroi de séparation, pour révéler le motif complexe souhaité (50).

Abstract translation: 一种在衬底的第一面中蚀刻期望的复合图案（50）的方法，包括以下步骤： - 通过衬底的第一面同时蚀刻至少一个第一和第二子图案，所述蚀刻子 图案由至少一个分隔壁隔开，第一子图案的宽度大于第一面上第二子图案的宽度，第一子图案的深度大于第一子图案的深度 所述第二子图案在垂直于所述第一面的方向上， - 去除或去除所述分隔壁以露出期望的复合图案（50）的步骤。

公开(公告)号：WO2013023446A1

公开(公告)日：2013-02-21

申请号：PCT/CN2012/070732

申请日：2012-01-29

Applicant: 上海先进半导体制造股份有限公司 ,  张挺 ,  郑晨焱 ,  夏佳杰 ,  谢志峰 ,  邵凯

Inventor： 张挺 ,  郑晨焱 ,  夏佳杰 ,  谢志峰 ,  邵凯

IPC: B81C1/00

CPC classification number: B81C1/00047 ,  B81B2201/0264 ,  B81B2203/0315 ,  B81B2203/033 ,  H01L21/3083 ,  H01L21/76283 ,  H01L21/76289

Abstract: 一种腔体的制造方法，包括步骤：提供硅基底(001)，在硅基底(001)上形成基底保护层(002)；刻蚀基底保护层(002)，形成多个窗口（003)，直至露出下方的硅基底(001)；以基底保护层(002)为掩模，刻蚀硅基底(001)，在硅基底(001)中形成多个凹槽(004)；在多个凹槽(004)的侧壁形成侧壁保护层；以基底保护层(002)和侧壁保护层(004)为掩模，继续刻蚀凹槽(004)，在硅基底(001)中形成多个深槽(007)；采用湿法腐蚀法腐蚀多个深槽(007)，在硅基底(001)内部形成腔体(008)。该制造方法属于正面加工工艺，不采用价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容。该制造方法采用的工艺温度低于400度，并且形成腔体后基底的总厚度也大大减薄了。另外，该制造方法对工艺要求比较灵活，整个加工工艺稳定可靠，精度很高，并且成本较低。

公开(公告)号：WO2013011548A1

公开(公告)日：2013-01-24

申请号：PCT/JP2011/066262

申请日：2011-07-15

Applicant: 富士電機株式会社 ,  脇本 博樹 ,  荻野 正明

Inventor： 脇本　博樹 ,  荻野　正明

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/76 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66325 ,  H01L21/3083 ,  H01L21/761 ,  H01L21/78 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/0661 ,  H01L29/66333

Abstract: 　ウエハ（１０）の第１主面に、逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造、分離構造部のｐ型分離領域を形成する。逆阻止型ＩＧＢＴのおもて面素子構造および耐圧構造部のおもて面素子構造は、ウエハ（１０）の素子形成領域（１）に形成される。分離構造部のｐ型分離領域は、素子形成領域（１）の素子端部側に耐圧構造部を囲むように形成される。つぎに、ウエハ（１０）の第２主面側からウエハ（１０）を薄板化した後、ウエハ（１０）の第２主面にｐ型分離領域に達する溝（３）を形成する。このとき、溝（３）の長手方向の端部がウエハ（１０）の外周端部（２－１ａ，２－２ａ，２－１ｂ，２－２ｂ）に達しないように当該溝（３）を形成する。つぎに、ウエハ（１０）の第２主面にｐ型コレクタ層を形成するとともに、溝（３）の側壁にｐ型コレクタ層およびｐ型分離領域に接するｐ型層を形成することで逆阻止型ＩＧＢＴが完成する。

Abstract translation: 在晶片（10）的第一主表面上形成反向阻断IGBT的前表面元件结构，耐电压结构的前表面元件结构和隔离结构的p型隔离区。 反向阻断IGBT的前表面元件结构和耐电压结构的前表面元件结构形成在晶片（10）上的元件形成区域（1）中。 隔离结构的p型隔离区域以围绕元件形成区域（1）的元件端部侧的耐电压结构的方式形成。 接下来，在晶片（10）从晶片（10）的第二主表面侧的厚度减小之后，在晶片（10）的第二主表面上形成到达p型隔离区域的凹槽（3）。 在该过程中，槽（3）形成为使得槽（3）的纵向端部未到达外周端部（2-1a，2-2a，2-1b，2-2b） 的晶片（10）。 接着，在晶片（10）的第二主面上形成有p型集电体层，与p型集电极层和p型隔离区域接触的p型层也形成在 沟槽（3）的侧壁和反向阻断IGBT由此完成。

公开(公告)号：WO2007117312A3

公开(公告)日：2011-05-26

申请号：PCT/US2006061423

申请日：2006-11-30

Applicant: FAIRCHILD SEMICONDUCTOR ,  MARCHANT BRUCE DOUGLAS ,  GREBS THOMAS E ,  RIDLEY RODNEY S ,  KRAFT NATHAN LAWRENCE

Inventor： MARCHANT BRUCE DOUGLAS ,  GREBS THOMAS E ,  RIDLEY RODNEY S ,  KRAFT NATHAN LAWRENCE

IPC: H01L21/00

CPC classification number: H01L29/7811 ,  H01L21/3083 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7813 ,  Y10S438/942 ,  Y10S438/95

Abstract: A trench-gated field effect transistor (FET) is formed as follows. Using one mask, a plurality of active gate trenches and at least one gate runner trench are defined and simultaneously formed in a silicon region such that (i) the at least one gate runner trench has a width greater than a width of each of the plurality of active gate trenches, and (ii) the plurality of active gate trenches are contiguous with the at least one gate runner trench.

Abstract translation: 沟槽门控场效应晶体管（FET）如下形成。 使用一个掩模，多个有源栅极沟槽和至少一个栅极流道沟槽被限定并同时形成在硅区域中，使得（i）至少一个栅极流道沟槽的宽度大于多个栅极沟槽的宽度 的有源栅极沟槽，以及（ii）多个有源栅极沟槽与至少一个栅极流道沟槽邻接。

公开(公告)号：WO2011005389A2

公开(公告)日：2011-01-13

申请号：PCT/US2010037132

申请日：2010-06-02

Applicant: MICRON TECHNOLOGY INC ,  SILLS SCOTT ,  MILLWARD DAN

Inventor： SILLS SCOTT ,  MILLWARD DAN

IPC: H01L21/027 ,  H01L21/8239

CPC classification number: H01L21/3083 ,  B05D1/185 ,  B81C1/00031 ,  B81C2201/0149 ,  C08J5/00 ,  C08J2353/00 ,  G03F7/0002 ,  H01L21/0337

Abstract: Some embodiments include methods of forming patterns utilizing copolymer. A main body of copolymer may be formed across a substrate, and self-assembly of the copolymer may be induced to form a pattern of structures across the substrate. A uniform thickness throughout the main body of the copolymer may be maintained during the inducement of the self-assembly. In some embodiments, the uniform thickness may be maintained through utilization of a wall surrounding the main body of copolymer to impede dispersal of the copolymer from the main body. In some embodiments, the uniform thickness may be maintained through utilization of a volume of copolymer in fluid communication with the main body of copolymer.

Abstract translation: 一些实施方案包括使用共聚物形成图案的方法。 共聚物的主体可以横跨基底形成，并且可以诱导共聚物的自组装以在基底上形成结构图案。 在引导自组装的过程中，可以维持整个共聚物主体的均匀厚度。 在一些实施方案中，可以通过利用围绕共聚物主体的壁阻止共聚物从主体的分散而保持均匀的厚度。 在一些实施方案中，可以通过使用与共聚物主体流体连通的一定体积的共聚物来维持均匀的厚度。