公开(公告)号：WO2018176784A1

公开(公告)日：2018-10-04

申请号：PCT/CN2017/104881

申请日：2017-09-30

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 贵炳强 ,  曲连杰 ,  齐永莲 ,  赵合彬

IPC: H01L29/08 ,  H01L29/10 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L29/0843 ,  H01L29/1029 ,  H01L29/6675 ,  H01L29/786

Abstract: 公开了一种薄膜晶体管及其制作方法、阵列基板、显示装置。该薄膜晶体管包括底栅极（30），以及依次设置于底栅极（30）上的底栅绝缘层（41）、半导体有源层（10）、第一绝缘层（42）、设置于第一绝缘层（42）背离底栅极（30）一侧的源极（20）和漏极（21）。第一绝缘层（42）在对应源极（20）和漏极（21）的位置分别设置有过孔（B）。半导体有源层（10）上在对应上述过孔（B）的位置设置有覆盖半导体有源层（10）的欧姆接触层（11）。源极（20）、漏极（21）分别通过过孔（B）中相对应的一个与欧姆接触层（11）中相对应的一个相接触。

公开(公告)号：WO2018082118A1

公开(公告)日：2018-05-11

申请号：PCT/CN2016/106039

申请日：2016-11-16

Applicant: 武汉华星光电技术有限公司

Inventor： 梁博 ,  李骏 ,  王威

IPC: H01L29/775 ,  H01L29/06 ,  H01L21/335 ,  B82Y10/00

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L21/02271 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31053 ,  H01L21/324 ,  H01L21/762 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/401 ,  H01L29/41725 ,  H01L29/41733 ,  H01L29/42364 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/6675 ,  H01L29/66772 ,  H01L29/775 ,  H01L29/78603 ,  H01L29/78618 ,  H01L29/78654 ,  H01L29/78663 ,  H01L29/78672 ,  H01L29/78696

Abstract: 本发明公开了一种纳米线无结晶体管及其制备方法，该晶体管内设置的多条纳米沟道线的各两端分别连接源区、漏区，且与源区、漏区属于同种类型掺杂的半导体材料，不仅增加了晶体管的开态电流，而且提高了晶体管的均一性，同时将该多条纳米沟道线以堆叠方式设置于有源层上，提高了晶体管的集成度。

公开(公告)号：WO2016177170A1

公开(公告)日：2016-11-10

申请号：PCT/CN2016/077261

申请日：2016-03-24

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  廖聪维 ,  胡治晋 ,  曹世杰 ,  李君梅 ,  李文杰

IPC: G09G3/20

CPC classification number: G09G3/2092 ,  G02F1/0105 ,  G06F3/0412 ,  G09G3/20 ,  H01L27/1214 ,  H01L29/66265 ,  H01L29/6675

Abstract: 一种光电传感器和显示面板，包括：脉冲传递单元(2)，包括控制端(Q)，所述脉冲传递单元(2)的控制端(Q)获得驱动电压后，将第一时钟信号(V A )传送至信号输出端口；脉冲控制单元(1)，用于从信号输入端口接收输入的扫描信号(V SCAN )，给所述脉冲传递单元(2)的控制端(Q)充电以提供所述驱动电压；光电感应单元(3)，用于接收外界光照时提供一个响应外界光照强度的泄漏电流，所述泄漏电流给脉冲传递单元(2)的控制端(Q)放电使脉冲传递单元(2)的控制端(Q)的电压经过一段时间后小于所述驱动电压。光电传感器电路利用常规显示面板已有的扫描信号(V SCAN )和时钟信号(V A )，而不需要额外引入控制信号，因此电路结构简单，更适合于集成在显示面板上。

公开(公告)号：WO2015183510A1

公开(公告)日：2015-12-03

申请号：PCT/US2015/029721

申请日：2015-05-07

Applicant: QUALCOMM MEMS TECHNOLOGIES, INC.

Inventor： KIM, Cheonhong ,  FUNG, Tze-Ching ,  SEO, Jae Hyeong ,  CHANG, Tallis Young

IPC: H01L27/12

CPC classification number: H01L27/13 ,  H01L27/1225 ,  H01L27/1255 ,  H01L28/40 ,  H01L29/6675

Abstract: This disclosure provides apparatuses and methods for fabricating TFTs and storage capacitors on a substrate. In one aspect, an apparatus includes a TFT and a storage capacitor, where the TFT includes a first metal layer, a second metal layer, and a semiconductor layer, where the semiconductor layer is protected by a first etch stop layer and a second etch stop layer. The storage capacitor includes the second etch stop layer as a dielectric between the first metal layer and the second metal layer. In another aspect, an apparatus includes a TFT and a storage capacitor, where the TFT includes a first metal layer, a dielectric layer, and a semiconductor layer, where the semiconductor layer is protected by an etch stop layer. The storage capacitor includes the dielectric layer as a dielectric between the first metal layer and the semiconductor layer.

Abstract translation: 本公开提供了用于在基板上制造TFT和存储电容器的装置和方法。 在一个方面，一种装置包括TFT和存储电容器，其中TFT包括第一金属层，第二金属层和半导体层，其中半导体层被第一蚀刻停止层和第二蚀刻停止 层。 存储电容器包括作为第一金属层和第二金属层之间的电介质的第二蚀刻停止层。 在另一方面，一种装置包括TFT和存储电容器，其中TFT包括第一金属层，电介质层和半导体层，其中半导体层被蚀刻停止层保护。 存储电容器包括作为第一金属层和半导体层之间的电介质的电介质层。

公开(公告)号：WO2015096194A1

公开(公告)日：2015-07-02

申请号：PCT/CN2014/070037

申请日：2014-01-02

Applicant: 深圳市华星光电技术有限公司

Inventor： 赵国

IPC: H01L29/786 ,  H01L27/12 ,  H01L29/06 ,  H01L21/77

CPC classification number: H01L27/124 ,  H01L27/1222 ,  H01L27/1259 ,  H01L29/1033 ,  H01L29/6675 ,  H01L29/78645 ,  H01L29/78672 ,  H01L29/78696

Abstract: 提供一种多晶硅TFT器件及其制造方法，其中多晶硅TFT器件包括：交错排列的扫描线（10）和数据线（12）；与所述扫描线（10）和数据线（12）电连接的半导体层（11）；以及与所述半导体层（11）电连接的像素电极（13）；所述半导体层（11）自其与所述数据线（12）的连接点至其与所述像素电极（13）的连接点，形成依次间隔设置的多个通道区和掺杂区，所述通道区为所述半导体层（11）与扫描线（10）相交重叠的部分，其余部分为掺杂区，至少一个所述掺杂区的宽度为0.5-3um，离子掺杂浓度为2*E11～5*E15。通过将半导体层（11）设计为弯折图案，依次与扫描线（10）相交，形成相互间隔设置的多个通道区和掺杂区，通过控制掺杂区的宽度及离子掺杂浓度来降低漏电流。

公开(公告)号：WO2015061062A1

公开(公告)日：2015-04-30

申请号：PCT/US2014/060110

申请日：2014-10-10

Applicant: PIXTRONIX, INC.

Inventor： BRINKLEY, Patrick F. ,  DE GROOT, Wilhelmus A. ,  STEYN, Jasper L. ,  MUNGAN, Elif Selin

IPC: B81B7/00

CPC classification number: H01L27/1218 ,  B81B2207/015 ,  B81C1/00246 ,  B81C2203/0742 ,  B81C2203/0778 ,  G02B26/023 ,  H01L27/1255 ,  H01L29/6675 ,  H01L29/78603 ,  H01L29/78642

Abstract: This disclosure provides systems, methods and apparatus for forming electromechanical systems (EMS) displays where the area of a substrate occupied by a pixel circuit can be reduced if portions of the pixel circuit can be built in three dimensions. In some aspects, certain EMS displays can incorporate structures that are substantially normal to the surface of a substrate. Incorporating circuit components, such as transistors, into such structures, can reduce the area they occupy within the plane of the substrate. In some aspects, the components of a transistor can be fabricated directly into a MEMS anchor that supports a light modulator or a portion of an actuator over the substrate. In some other aspects, the transistor can be fabricated on one or more sidewalls of any MEMS structure.

Abstract translation: 本公开提供了用于形成机电系统（EMS）显示器的系统，方法和装置，其中像素电路占据的基板的面积可以减小，如果像素电路的部分可以被构建在三维中。 在一些方面，某些EMS显示器可以结合基本上垂直于基底表面的结构。 将诸如晶体管的电路组件结合到这种结构中可以减少它们在衬底的平面内占据的面积。 在一些方面，晶体管的部件可以直接制造成支撑光调制器或致动器的一部分在衬底上的MEMS锚。 在一些其他方面，晶体管可以制造在任何MEMS结构的一个或多个侧壁上。

公开(公告)号：WO2015027590A1

公开(公告)日：2015-03-05

申请号：PCT/CN2013/088046

申请日：2013-11-28

Applicant: 京东方科技集团股份有限公司 ,  鄂尔多斯市源盛光电有限责任公司

Inventor： 孙建 ,  李成 ,  安星俊 ,  柳奉烈

IPC: G02F1/1368 ,  G02F1/1333

CPC classification number: H01L27/1222 ,  G02F1/136227 ,  G02F1/136286 ,  H01L21/28 ,  H01L27/124 ,  H01L27/127 ,  H01L29/6675 ,  H01L29/78621

Abstract: 一种阵列基板及其制备方法和显示装置，用以解决现有技术中工艺复杂、成本高、耗时长的问题，同时达到增大存储电容的目的。阵列基板上的数据线（107）和公共电极线（201）同层设置在衬底基板（101）上，且位于有源层（103）下方，数据线（107）和公共电极线（201）相隔设置，公共电极（108）上设置有连接区（115），连接区（115）在正投影方向上至少部分与公共电极线（201）重叠，公共电极（108）与公共电极线（201）通过位于连接区（115）与公共电极线（201）之间的第一过孔（401）实现电连接。

公开(公告)号：WO2013134661A1

公开(公告)日：2013-09-12

申请号：PCT/US2013/029914

申请日：2013-03-08

Applicant: AIR PRODUCTS AND CHEMICALS, INC.

Inventor： RIDGEWAY, Robert Gordon ,  JOHNSON, Andrew David ,  MALLIKARJUNAN, Anupama ,  VRTIS, Raymond Nicholas ,  LEI, Xinjian ,  O'NEILL, Mark Leonard ,  XIAO, Manchao ,  LI, Jianheng ,  SAVO, Michael T.

IPC: C23C16/34 ,  C23C16/40

CPC classification number: H01L29/78693 ,  C23C16/345 ,  C23C16/402 ,  H01L21/0217 ,  H01L21/02565 ,  H01L29/247 ,  H01L29/6675

Abstract: Described herein are apparatus comprising one or more silicon-containing layers and a metal oxide layer. Also described herein are methods for forming one or more silicon-containing layers to be used, for example, as passivation layers in a display device. In one particular aspect, the apparatus comprises a transparent metal oxide layer, a silicon oxide layer and a silicon nitride layer. In this or other aspects, the apparatus is deposited at a temperature of 350°C or below. The silicon-containing layers described herein comprise one or more of the following properties: a density of about 1.9g/cm 3 or greater; a hydrogen content of about 4x10 22 cm -3 or less, and a transparency of about 90 % or greater at 400-700 nm as measured by a UV-visible light spectrometer.

Abstract translation: 本文描述的是包括一个或多个含硅层和金属氧化物层的装置。 本文还描述了用于形成一个或多个待使用的含硅层的方法，例如作为显示装置中的钝化层。 在一个具体方面，该装置包括透明金属氧化物层，氧化硅层和氮化硅层。 在这个或其他方面，该设备在350℃或更低的温度下沉积。 本文所述的含硅层包含以下特性中的一种或多种：约1.9g / cm 3或更大的密度; 约4×10 22 cm -3以下的氢含量，以及通过紫外 - 可见光光谱仪测定的400-700nm的透明度为约90％以上。

公开(公告)号：WO2011023520A1

公开(公告)日：2011-03-03

申请号：PCT/EP2010/061404

申请日：2010-08-05

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  CHIDAMBARRAO, Dureseti ,  SEKARIC, Lidija

Inventor： CHIDAMBARRAO, Dureseti ,  SEKARIC, Lidija

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L29/42392 ,  H01L29/6675 ,  H01L29/78687 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/814 ,  Y10S977/825 ,  Y10S977/932 ,  Y10S977/936 ,  Y10S977/937 ,  Y10S977/938

Abstract: A semiconductor structure includes an n-channel field effect transistor (NFET) nanowire, the NFET nanowire comprising a film wrapping around a core of the NFET nanowire, the film wrapping configured to provide tensile stress in the NFET nanowire. A method of making a semiconductor structure includes growing a film wrapping around a core of an n-channel field effect transistor (NFET) nanowire of the semiconductor structure, the film wrapping being configured to provide tensile stress in the NFET nanowire.

Abstract translation: 半导体结构包括n沟道场效应晶体管（NFET）纳米线，所述NFET纳米线包括围绕NFET纳米线的核缠绕的膜，所述膜包覆被配置为在NFET纳米线中提供拉伸应力。 制造半导体结构的方法包括生长围绕半导体结构的n沟道场效应晶体管（NFET）纳米线的芯缠绕的膜，膜缠绕被配置为在NFET纳米线中提供拉伸应力。

公开(公告)号：WO2005034221A1

公开(公告)日：2005-04-14

申请号：PCT/JP2004/014990

申请日：2004-10-05

Applicant: 松下電器産業株式会社 ,  佐々木 雄一朗 ,  水野 文二 ,  金 成国

Inventor： 佐々木 雄一朗 ,  水野 文二 ,  金 成国

IPC: H01L21/265

CPC classification number: H01L21/324 ,  H01L29/6675 ,  H01L29/78603

Abstract: 本発明の課題は、基板温度の上昇を招くことなく、不純物の電気的な活性化を実現し、基板選択の制約を少なくし、信頼性の高い半導体薄膜を有する基板を提供することにある。　また、アニールのためのエネルギーの吸収効率を高め、高品質で信頼性の高い半導体薄膜を備えた基板を提供することにある。　不純物薄膜や半導体薄膜の膜厚を、続く光照射工程に対して最適になるように制御形成する。これにより、続くアニール時に最適の波長を選択することや、選ばれた光の波長に合わせて最適に薄膜構成をとることによって、光のエネルギーの大半が、半導体薄膜や不純物薄膜に吸収され、ガラス基板の温度を殆ど上昇させること無くアニールを行うことができる．従って、軟化点の低い安価なガラスあるいはプラスチックを基板に使用することができる上、アニールの光源としても工業的に容易に入手可能な安価なものを選択できる。

Abstract translation: 杂质在不引起衬底温度升高的情况下被电激活，衬底选择的限制减少，并且因此产生具有高可靠性半导体薄膜的衬底。 此外，提高了退火的吸收能量效率，并且制造了具有高质量，高可靠性的半导体薄膜的基板。 这样形成杂质薄膜和半导体薄膜，使得薄膜的厚度被控制为最适合于随后的光照射步骤。 因此，通过在随后的退火中选择最佳波长并且通过采用根据所选择的光波长的最佳薄膜结构，大部分光能被半导体薄膜和杂质薄膜吸收，使得退火可以 几乎不引起玻璃温度的升高。 因此，可以使用廉价的低软化点玻璃或塑料作为基板，并且可以选择工业上容易获得的便宜的光源作为退火光源。