利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

1712 条记录 (耗时 0.028 秒)

    半导体装置
    92.
    发明授权
    半导体装置 有权

    公开(公告)号：CN106463540B

    公开(公告)日：2020-03-03

    申请号：CN201580025434.X

    申请日：2015-05-15

    申请人： 罗姆股份有限公司

    发明人： 长尾胜久 ,  安部英俊

    IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/739 ,  H01L29/872

    摘要： 本发明的半导体装置，包括：第1导电型的SiC层；选择性地形成在所述SiC层上的电极；以及形成在所述SiC层上、达到设定在所述SiC层的端部的切割区域的绝缘物，所述绝缘物包含配置在所述电极的下方的电极下绝缘膜及以覆盖该电极下绝缘膜的方式配置的有机绝缘层，所述有机绝缘层与所述SiC层相接的区间的距离（A）为40μm以上，所述电极下绝缘膜上的所述电极与所述SiC层的横向的距离（B）为40μm以上。

    半导体元件基板的制造方法
    93.
    发明公开
    半导体元件基板的制造方法 审中-实审

    公开(公告)号：CN110663097A

    公开(公告)日：2020-01-07

    申请号：CN201880033474.2

    申请日：2018-06-29

    申请人： X-VI株式会社

    发明人： 加藤光治

    IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/265 ,  H01L21/336 ,  H01L27/12 ,  H01L29/12 ,  H01L29/78

    摘要： 本发明的半导体元件基板的制造方法包含以下工序：薄膜形成工序，在该薄膜形成工序中，在第1临时基板(42)上形成分离用薄膜层(45)；基板形成工序，在该基板形成工序中，在分离用薄膜层上形成由第2半导体材料的单晶或多晶构成的预定厚度的支承层(61、6)且在支承层上形成由第3半导体材料的单晶构成的第2薄膜层(80)；元件形成工序，在该元件形成工序中，在第2薄膜层形成半导体元件(9)；以及临时基板去除工序，在该临时基板去除工序中，以分离用薄膜层为界来去除第1临时基板，由此得到在支承层上具有形成有半导体元件的第2薄膜层的半导体元件基板(10)。

    半导体装置
    96.
    发明公开
    半导体装置 审中-实审

    公开(公告)号：CN110462838A

    公开(公告)日：2019-11-15

    申请号：CN201880021352.1

    申请日：2018-10-12

    申请人： 富士电机株式会社

    发明人： 田村隆博 ,  根本道生

    IPC分类号： H01L29/739 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

    摘要： 提供一种半导体装置，其具备：半导体基板，其具有漂移区；晶体管部，其形成于半导体基板，且具有集电区；二极管部，其形成于半导体基板，且具有阴极区；以及边界部，其形成于半导体基板，在半导体基板的上表面配置于晶体管部与二极管部之间，且具有集电区，在晶体管部的台面部和边界部的台面部设置有掺杂浓度比漂移区的掺杂浓度高的发射区，在边界部的台面部的上表面，发射区与栅极沟槽部接触的部分即沟道部的在台面部的上表面处的密度比晶体管部的台面部的上表面处的沟道部的密度小。

    碳化硅半导体装置的制造方法
    98.
    发明授权
    碳化硅半导体装置的制造方法 有权

    公开(公告)号：CN106463528B

    公开(公告)日：2019-10-11

    申请号：CN201580022557.8

    申请日：2015-11-12

    申请人： 富士电机株式会社

    发明人： 栗林秀直 ,  宫崎正行

    IPC分类号： H01L29/739 ,  H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

    摘要： 在正面元件结构形成后，从n‑型碳化硅基板(11)的背面(11b)离子注入p型杂质。接下来，从n‑型碳化硅基板(11)的背面(11b)照射激光，使p型杂质活化而形成p型集电层(4)。接下来，在n‑型碳化硅基板(11)的背面(11b)形成势垒金属层，并进行势垒金属层的烧结。接下来，从n‑型碳化硅基板(11)的背面(11b)侧进行以比p型集电层(4)深的位置为射程(17)的质子注入(16)。接下来，通过炉退火对n‑型碳化硅基板(11)整体进行加热，并通过使质子施主化来形成n+型场截止层(3)。此时，通过使残留在质子通过区(14)的无序减少来使n‑型碳化硅基板(11)的晶态恢复。由此，能够稳定地避免产生电气特性不良。

    半导体装置
    99.
    发明公开
    半导体装置 审中-实审

    公开(公告)号：CN110226234A

    公开(公告)日：2019-09-10

    申请号：CN201880008179.1

    申请日：2018-01-25

    申请人： 罗姆股份有限公司

    发明人： 坂口拓生 ,  明田正俊 ,  中野佑纪

    IPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L29/12 ,  H01L29/861 ,  H01L29/872 ,  H01L29/868

    摘要： 本发明提供一种半导体装置，其包含：半导体层，其具有一侧的第一主面和另一侧的第二主面；单位单元，其包含：在所述半导体层的所述第一主面的表层部形成的第一导电型的二极管区域、在所述半导体层的所述第一主面的表层部沿着所述二极管区域的周缘形成的第二导电型的阱区、以及在所述阱区的表层部形成的第一导电型区域；栅极电极层，其隔着栅极绝缘层与所述阱区及所述第一导电型区域对置；以及第一主面电极，其在所述半导体层的所述第一主面上包覆所述二极管区域和所述第一导电型区域，并在与所述二极管区域之间形成肖特基接合，且在与所述第一导电型区域之间形成欧姆接合。