公开(公告)号：CN106536793A

公开(公告)日：2017-03-22

申请号：CN201580039339.5

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 宫崎正行

IPC: C30B29/36 ,  B24B37/10 ,  C30B25/20 ,  C30B33/02 ,  C30B33/08 ,  H01L21/20 ,  H01L21/205 ,  H01L21/304

CPC classification number: C30B33/005 ,  B24B37/042 ,  B24B37/10 ,  B24B37/245 ,  C23C16/325 ,  C23C16/56 ,  C30B25/186 ,  C30B25/20 ,  C30B29/36 ,  C30B33/02 ,  C30B33/08 ,  C30B33/10 ,  H01L21/0206 ,  H01L21/02236 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02664 ,  H01L21/30604 ,  H01L21/30625 ,  H01L29/1608

Abstract: 提供能够减少形成在SiC基板上的SiC外延膜的缺陷的SiC半导体装置的制造方法以及通过该方法获得的SiC半导体装置。使用SiC半导体装置的制造方法，其包括：工序(A)，在SiC基板上形成SiC外延膜；工序(B)，以对该外延膜的表面进行化学机械研磨的方式进行平坦化处理直到算数平均表面粗糙度Ra成为0.3nm以下为止；工序(C)，使上述外延膜的表面热氧化而形成牺牲氧化膜；工序(D)，除去该牺牲氧化膜；以及工序(E)，利用纯水对外延膜的经除去上述牺牲氧化膜的表面进行清洗。

公开(公告)号：CN104145326A

公开(公告)日：2014-11-12

申请号：CN201380005484.2

申请日：2013-03-29

Applicant: 富士电机株式会社

Inventor： 宫崎正行 ,  吉村尚 ,  泷下博 ,  栗林秀直

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/329 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0638 ,  H01L21/263 ,  H01L21/265 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/1095 ,  H01L29/155 ,  H01L29/6609 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/861

Abstract: 在成为n-漂移层的半导体基板的内部，在背面侧的表面层设置p+集极层，在比背面侧的p+集极层更深的区域设置由多个n+层构成的n+场停止层。在半导体基板的正面形成正面元件构造后，在半导体基板的背面，通过与形成n+场停止层的深度对应的加速电压来进行质子照射(步骤S5)。接着，利用第一退火在与质子照射对应的退火温度下使质子施主化而形成场停止层(步骤S6)。通过利用适于多次质子照射条件的退火条件进行退火，能够使通过各质子照射形成的各结晶缺陷恢复而形成多个高载流子浓度的区域。另外，能够改善漏电流增加等的电特性不良。

公开(公告)号：CN107195677B

公开(公告)日：2021-02-05

申请号：CN201710307511.1

申请日：2012-12-14

Applicant: 富士电机株式会社

Inventor： 泷下博 ,  吉村尚 ,  宫崎正行 ,  栗林秀直

IPC: H01L29/739 ,  H01L21/263 ,  H01L29/32 ,  H01L21/331

Abstract: 从作为n‑漂移层的n型半导体基板的背面重复进行多次质子照射，在n‑漂移层的基板背面侧的内部，形成电阻比n型半导体基板低的n型FS层。进行用于形成该n型FS层的多次质子照射时，为了补偿前次的质子照射中残留的无序(7)所导致的迁移率降低，进行下次的质子照射。此时，对于第二次之后的质子照射，以利用其前一次的质子照射形成的无序(7)的位置为目标进行质子照射。由此，即使在质子照射和热处理后，也能够形成无序(7)也少、能够抑制漏电流的增加等的特性不良的产生、并且具有高浓度的氢相关施主层的n型FS层。

公开(公告)号：CN106536793B

公开(公告)日：2019-04-05

申请号：CN201580039339.5

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 宫崎正行

IPC: C30B29/36 ,  B24B37/10 ,  C30B25/20 ,  C30B33/02 ,  C30B33/08 ,  H01L21/20 ,  H01L21/205 ,  H01L21/304

Abstract: 提供能够减少形成在SiC基板上的SiC外延膜的缺陷的SiC半导体装置的制造方法以及通过该方法获得的SiC半导体装置。使用SiC半导体装置的制造方法，其包括：工序(A)，在SiC基板上形成SiC外延膜；工序(B)，以对该外延膜的表面进行化学机械研磨的方式进行平坦化处理直到算数平均表面粗糙度Ra成为0.3nm以下为止；工序(C)，使上述外延膜的表面热氧化而形成牺牲氧化膜；工序(D)，除去该牺牲氧化膜；以及工序(E)，利用去离子水对外延膜的经除去上述牺牲氧化膜的表面进行清洗。

公开(公告)号：CN102254820B

公开(公告)日：2015-04-01

申请号：CN201110136870.8

申请日：2011-05-16

Applicant: 富士电机株式会社

Inventor： 荻野正明 ,  胁本博树 ,  宫崎正行

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/739

CPC classification number: H01L29/66333 ,  H01L29/045 ,  H01L29/0657

Abstract: 本发明提供一种半导体器件的制造方法，其可以保证晶片的强度，可以提升器件性能。散热层从晶片的正面形成，到达散热层的锥形槽从背面通过利用碱性溶液的各向异性蚀刻形成，槽内散热层形成于槽的侧壁表面。反向阻断IGBT的分离层由散热层和槽内扩散层构成，可以通过形成槽内扩散层将散热层形成得较浅，可以大幅减少热扩散时间。另外，通过将形成槽内扩散层离子注入和形成集电极层的离子注入分开进行，可以针对接通电压和开关损耗间的折衷选择最佳值，同时确保反向阻断IGBT的反向阻断电压。

公开(公告)号：CN108292605B

公开(公告)日：2021-08-27

申请号：CN201780004266.5

申请日：2017-04-25

Applicant: 富士电机株式会社

Inventor： 西山雄士 ,  宫崎正行 ,  北村祥司

IPC: H01L21/329 ,  H01L21/265 ,  H01L29/872

Abstract: 使将杂质注入到碳化硅半导体层的工序高效化。提供一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，具备杂质注入步骤：在将碳化硅半导体层的温度设为150℃以下的状态下，针对碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。

公开(公告)号：CN106463528B

公开(公告)日：2019-10-11

申请号：CN201580022557.8

申请日：2015-11-12

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  宫崎正行

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在正面元件结构形成后，从n‑型碳化硅基板(11)的背面(11b)离子注入p型杂质。接下来，从n‑型碳化硅基板(11)的背面(11b)照射激光，使p型杂质活化而形成p型集电层(4)。接下来，在n‑型碳化硅基板(11)的背面(11b)形成势垒金属层，并进行势垒金属层的烧结。接下来，从n‑型碳化硅基板(11)的背面(11b)侧进行以比p型集电层(4)深的位置为射程(17)的质子注入(16)。接下来，通过炉退火对n‑型碳化硅基板(11)整体进行加热，并通过使质子施主化来形成n+型场截止层(3)。此时，通过使残留在质子通过区(14)的无序减少来使n‑型碳化硅基板(11)的晶态恢复。由此，能够稳定地避免产生电气特性不良。

公开(公告)号：CN103946985B

公开(公告)日：2017-06-23

申请号：CN201280056224.3

申请日：2012-12-28

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  宫崎正行 ,  泷下博 ,  栗林秀直

IPC: H01L29/861 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/063 ,  H01L21/263 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/7395 ,  H01L29/861 ,  H01L29/8611

Abstract: 通过质子注入(13)在n‑型半导体基板(1)的内部引入氢原子(14)和结晶缺陷(15)。在质子注入(13)之前或质子注入(13)之后通过电子射线照射(11)，在n‑型半导体基板(1)的内部产生结晶缺陷(15)。然后，进行用于施主生成的热处理。通过将用于生成施主的热处理中的结晶缺陷(12、15)的量控制为最优，从而能够提高施主生成率。并且，通过在用于生成施主的热处理结束的时刻，使利用电子射线照射(11)和质子注入(13)而形成的结晶缺陷(12、15)恢复并控制为适当的结晶缺陷量，从而能够实现耐压的提高以及漏电流的降低等。

公开(公告)号：CN108292605A

公开(公告)日：2018-07-17

申请号：CN201780004266.5

申请日：2017-04-25

Applicant: 富士电机株式会社

Inventor： 西山雄士 ,  宫崎正行 ,  北村祥司

IPC: H01L21/329 ,  H01L21/265 ,  H01L29/872

CPC classification number: H01L21/265 ,  H01L29/872

Abstract: 使将杂质注入到碳化硅半导体层的工序高效化。提供一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，具备杂质注入步骤：在将碳化硅半导体层的温度设为150℃以下的状态下，针对碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。

公开(公告)号：CN103999225B

公开(公告)日：2017-02-22

申请号：CN201380004323.1

申请日：2013-01-18

Applicant: 富士电机株式会社

Inventor： 宫崎正行 ,  吉村尚 ,  泷下博 ,  栗林秀直

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/268 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0646 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/41708 ,  H01L29/49 ,  H01L29/6609 ,  H01L29/66333 ,  H01L29/861

Abstract: 质子注入(16)之后，通过炉退火处理形成氢致施主，从而形成n型电场终止层(3)，进一步通过激光退火处理减少生成于质子通过区域(14)的无序，从而形成n型无序减少区域(18)。如此，本发明能够提供形成基于质子注入(16)的n型电场终止层(3)和n型无序减少区域(18)，导通电阻低且能够改善漏电流等电特性的稳定、低廉的半导体装置及其制造方法。