公开(公告)号：CN102148249A

公开(公告)日：2011-08-10

申请号：CN201010559277.X

申请日：2010-11-22

Applicant: 三菱电机株式会社

Inventor： 土屋范晃 ,  樽井阳一郎

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L21/266 ,  H01L21/047 ,  H01L23/544 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够抑制沟道长度的偏差的半导体装置的结构及其制造方法。本发明的半导体装置的制造方法包括：工序(a)，利用同一掩模，对应该成为SiC半导体层(1、2)的杂质注入区域(3)的区域和应该成为标记区域的区域进行蚀刻，形成凹部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入区域(3)的区域和应该成为标记区域的区域的凹部，从相对于SiC半导体层(1、2)的表面至少倾斜的方向进行离子注入；工序(c)，将应该成为杂质注入区域(3)的区域或者应该成为标记区域的区域的凹部作为基准，进行其他掩模的定位，对包含杂质注入区域(3)的区域进行阱注入。

公开(公告)号：CN101471253B

公开(公告)日：2010-11-10

申请号：CN200810190647.X

申请日：2008-12-26

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  大塚健一 ,  铃木洋介 ,  盐泽胜臣 ,  金本恭三 ,  大石敏之 ,  德田安纪 ,  大森达夫

IPC: H01L21/28 ,  H01L33/00 ,  H01S5/042

CPC classification number: H01L21/28575 ,  H01L29/2003 ,  H01L33/0095 ,  H01L33/32 ,  H01L33/40

Abstract: 本发明涉及半导体装置的制造方法。本发明提供能够降低针对p型氮化物半导体层的欧姆电极的接触电阻，且能够长期稳定地进行工作的半导体装置的制造方法。在电极形成工序中，在p型GaN接触层(7)上依次形成作为第一p型欧姆电极(10)的Pd膜和作为第二p型欧姆电极(11)的Ta膜，在形成以包括Pd膜和Ta膜的金属膜构成的p型欧姆电极时，以在金属膜中含有氧原子的方式形成金属膜。这样，在金属膜中存在氧原子的状态下，在热处理工序中，在不含有包含氧原子的气体的气氛下对由金属膜构成的p型欧姆电极进行热处理。

公开(公告)号：CN100590884C

公开(公告)日：2010-02-17

申请号：CN200510082033.6

申请日：2005-07-05

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  樽井阳一郎 ,  松野吉德 ,  黑田研一 ,  杉本博司

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/1608 ,  H01L29/872 ,  Y10S388/917

Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm-2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm-2。

公开(公告)号：CN116057712A

公开(公告)日：2023-05-02

申请号：CN202080102138.6

申请日：2020-06-24

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  藤原伸夫 ,  田中贵规

IPC: H01L29/78

Abstract: 本公开涉及使用超级结构造的半导体装置，具备：第1导电类型的半导体基体；柱体部，具有在所述半导体基体上以向所述半导体基体的厚度方向突出的方式设置的第1导电类型的多个第1柱体以及第2导电类型的多个第2柱体；第1导电类型或者第2导电类型的柱体周边部，设置于所述柱体部的周围；以及半导体元件，将所述柱体部设置为活性区域，所述多个第1以及第2柱体具有条纹状的俯视时形状，在与各自的长度方向正交的柱体宽度方向上以并列的方式交替排列。

公开(公告)号：CN105637642B

公开(公告)日：2018-12-21

申请号：CN201380080266.5

申请日：2013-10-17

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎

IPC: H01L29/78 ,  H01L29/12

Abstract: 本发明提供一种碳化硅半导体装置，其减小沟道电阻、并且提高栅极绝缘膜的可靠性。本发明具有：沟槽(3)，其局部地形成于外延层(2)表层；阱层(4)，其沿沟槽的侧面及底面形成；源极区域(5)，其形成于沟槽的底面处的阱层表层；栅极绝缘膜(7)；以及栅极电极(8)。栅极绝缘膜沿沟槽的侧面形成，且一端形成至源极区域。栅极电极沿沟槽的侧面形成，且形成于栅极绝缘膜之上。

公开(公告)号：CN104425574B

公开(公告)日：2018-09-11

申请号：CN201410432842.4

申请日：2014-08-28

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  今泉昌之 ,  油谷直毅

IPC: H01L29/47 ,  H01L29/872

Abstract: 由于在肖特基电极的外周端处存在的前端尖锐形状的蚀刻残渣，易于在SBD高频开关动作时由于位移电流而在上述残渣部处引起电场集中。本发明的碳化硅半导体装置具有：第1导电型的漂移层(1b)；在漂移层(1b)中形成的第2导电型的保护环区域(2)；以将保护环区域(2)包围的方式形成的场绝缘膜(3)；肖特基电极(4)，其以在保护环区域(2)的内侧将在表面露出的漂移层(1b)和保护环区域(2)覆盖的方式形成，其外周端存在于场绝缘膜(3)上；以及在肖特基电极(4)上形成的表面电极焊盘(5)，表面电极焊盘(5)的外周端越过肖特基电极(4)的外周端而与所述场绝缘膜(3)接触。

公开(公告)号：CN107431090A

公开(公告)日：2017-12-01

申请号：CN201580077932.9

申请日：2015-03-18

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  谷冈寿一 ,  折附泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明涉及一种电力用半导体装置，其具有：第1导电型的碳化硅半导体层；开关器件，其形成于碳化硅半导体层；第2导电型的电场缓和杂质区域，其形成于开关器件的形成区域的终端部，对终端部的电场进行缓和；以及第1导电型的附加区域，其设置于构成开关器件的多个单位单元的第2导电型的阱区域间以及至少所述电场缓和杂质区域的外侧，与碳化硅半导体层相比杂质浓度更高。

公开(公告)号：CN104064591B

公开(公告)日：2017-11-17

申请号：CN201410216921.1

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC: H01L29/45 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n‑漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN104008969B

公开(公告)日：2017-06-16

申请号：CN201410067436.2

申请日：2014-02-26

Applicant: 三菱电机株式会社

Inventor： 谷冈寿一 ,  樽井阳一郎 ,  小林和雄 ,  结城秀昭 ,  濑户口阳介

IPC: H01L21/324

CPC classification number: H01L21/324 ,  H01L21/046 ,  H01L21/67276 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7827

Abstract: 本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下，抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序：（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，该无机膜具有可承受热氧化处理或热处理的温度，使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。

公开(公告)号：CN102903702B

公开(公告)日：2016-06-22

申请号：CN201210117261.2

申请日：2012-04-20

Applicant: 三菱电机株式会社

Inventor： 折附泰典 ,  油谷直毅 ,  樽井阳一郎

IPC: H01L23/64 ,  H01L29/78 ,  H01L23/522 ,  H01L27/02

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/402 ,  H01L29/456 ,  H01L29/66068 ,  H01L29/7803 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种能够以少的工序数形成并且具备耐热性优良的温度检测元件的碳化硅（SiC）半导体装置。SiC半导体装置具备：半导体元件，形成在SiC基板（1）上；源极电极（15）以及栅极焊盘（16），使用在底面具备势垒金属（14）的布线层形成；测温电阻体（20），使用该布线层的势垒金属（14）的一部分形成。