-
公开(公告)号:CN109860283B
公开(公告)日:2024-09-20
申请号:CN201910040864.9
申请日:2019-01-16
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/331
摘要: 本发明提供了一种IGBT、IGBT背面的制作方法和装置,在N型硅片的背面采用离子注入方式形成场终止层,并对所述场终止层进行激光退火处理;在所述场终止层的底部形成P+集电极层,并依次对有源区的P+集电极层和整个背面的P+集电极层进行激光退火处理;在所述有源区的P+集电极层和整个背面的P+集电极层的底部分别形成背面金属层,不需要光刻程序,仅需要一次注入即可形成,简化了制作过程,大大提高了制作效率,降低了制作成本。且本发明通过不同激光退火条件实现有源区的P+集电极层和整个背面的P+集电极层激光退火,能够降低终端区P+注入效率,减小过渡区电场积累,提高IGBT可靠性。
-
公开(公告)号:CN107452790B
公开(公告)日:2024-06-18
申请号:CN201710702108.9
申请日:2017-08-16
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L29/745 , H01L21/332
摘要: 本发明公开了一种功率半导体器件及其制作方法,其中功率半导体器件包括:第一导电类型的基板;第一掺杂层,设置在基板内,其为与第一导电类型相反的第二导电类型;第二掺杂层,设置在第一掺杂层内,其为第一导电类型;第三掺杂层,设置在第二掺杂层内,其为第二导电类型;控制电极,通过隔离层设置在基板的第一表面上,且隔离层与第一掺杂层、第二掺杂层和第三掺杂层的表面接触;第一电极,设置在基板的第一表面上,且第一电极与第一掺杂层、第二掺杂层和第三掺杂层的表面接触;以及第二电极,设置在基板的第二表面上。当控制电极接负电时,第三掺杂层形成少子的抽取路径,降低了载流子局部浓度,降低第一掺杂层和基板原有掺杂类型层之间的势垒。
-
公开(公告)号:CN109671771B
公开(公告)日:2022-04-01
申请号:CN201811379016.2
申请日:2018-11-19
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/265 , H01L29/06 , H01L29/40 , H01L21/331
摘要: 本发明公开了一种IGBT芯片的背面结构、IGBT芯片结构及制备方法,背面结构包括:缓冲层和掺杂层,掺杂层为在缓冲层进行离子注入形成;终端区及过渡区的掺杂层通过一次高温退火处理;有源区的掺杂层通过两次高温退火处理,实现有源区与终端区的不同空穴注入效率,改善IGBT过渡区存在的电流集中问题,提高可靠性。与现有技术中采用光刻工艺在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比,仅采用了退火工艺,省去了光刻工艺,节约了制造成本。另外在缓冲层注入惰性离子缺陷层,形成缺陷层,使IGBT背面集电极可以采用更高的掺杂浓度,IGBT背面与背面金属容易形成良好的欧姆接触,降低IGBT通态压降。
-
公开(公告)号:CN110246814B
公开(公告)日:2021-07-06
申请号:CN201910467609.2
申请日:2019-05-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司晋城供电公司 , 国家电网有限公司
摘要: 本发明公开了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构,用于晶圆,晶圆上阵列排布有多个功率芯片,功率芯片的第一电极位于晶圆的第一表面,功率芯片的第二电极位于晶圆的第二表面,该预封装方法包括:将多个第一引出电极分别连接在功率芯片的第一电极上;利用封装材料填充各个第一引出电极之间的空间,形成包围第一引出电极的第一封装层;将多个第二引出电极分别连接在功率芯片的第二电极上;利用封装材料填充第二引出电极之间的空间,形成包围第二引出电极的第二封装层;对晶圆进行切割,形成预封装功率芯片。通过实施本发明,避免了功率芯片终端受到污染的可能,提高了功率芯片终端耐压的可靠性。
-
公开(公告)号:CN110808238B
公开(公告)日:2021-06-29
申请号:CN201911076548.3
申请日:2019-11-06
申请人: 全球能源互联网研究院有限公司 , 国网江苏省电力有限公司电力科学研究院
IPC分类号: H01L23/544 , H01L21/48
摘要: 本发明公开了一种透明半导体材料双面对准标记的制备方法,该制备方法包括如下步骤:根据用户输入的标记工艺参数在透明半导体材料样品正面确定激光入射位置;根据激光入射位置,在透明半导体材料样品内部形成激光标记;根据激光标记,在透明半导体材料样品的背面形成对准标记。本发明实施例提供的透明半导体材料双面对准标记的制备方法,通过在透明半导体材料内部形成激光标记,并根据激光标记在样品背面形成对准标记,因此,该制备方法无需在样品表面形成刻蚀标记,最大限度的保证了样品正面的完整性,不会导致样品中器件结构的破坏,避免了样品表面损伤对样品中器件分布的影响,提高了样品的性能和可靠性。
-
公开(公告)号:CN110277321B
公开(公告)日:2021-04-20
申请号:CN201910467686.8
申请日:2019-05-30
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L21/56 , H01L21/60 , H01L21/78 , H01L23/31 , H01L23/488
摘要: 本发明公开了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构,用于晶圆,晶圆上阵列排布有多个功率芯片,功率芯片的第一电极位于晶圆的第一表面,功率芯片的第二电极位于晶圆的第二表面,该预封装方法包括:将多个第一引出电极通过第一封装层固定在同一平面上;将晶圆设置在第一引出电极上,晶圆的第一表面面向第一引出电极的方向;将多个第二引出电极分别设置在功率芯片的第二电极上;利用封装材料填充第二引出电极之间的空间,形成包围第二引出电极的第二封装层;对晶圆进行切割,形成预封装功率芯片。通过实施本发明,避免了功率芯片终端受到污染的可能,提高了功率芯片的可靠性。
-
公开(公告)号:CN112652657A
公开(公告)日:2021-04-13
申请号:CN201910959594.1
申请日:2019-10-10
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/423
摘要: 本发明提供了一种沟槽栅型IGBT结构,所述IGBT结构包括:N型参杂发射区(11)、所述P型掺杂深结区(10)、多晶硅假栅极结构(7);所述多晶硅假栅极结构(7)与所述N型参杂发射区(11)相连,且所述多晶硅假栅极结构(7)的底部插入所述P型掺杂深结区(10)。本发明通过增加多晶硅假栅极结构(7),降低PNP分量,增强电导调制效应,降低芯片的饱和压降,同时多晶硅假栅极结构(7)与背面金属电极(4)距离近,并与N型掺杂发射区(11)相连,可以有效降低沟槽栅型IGBT芯片元胞区域的传输电容,从而降低IGBT芯片的动态损耗,提升整体性能。
-
公开(公告)号:CN111668088A
公开(公告)日:2020-09-15
申请号:CN202010345960.7
申请日:2020-04-27
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网山东省电力公司泰安供电公司
摘要: 本发明提供一种碳化硅衬底的处理方法,通过等离子体处理设备对所述碳化硅衬底进行钝化;采用退火炉对钝化后的碳化硅衬底进行高温退火;在高温退火后的碳化硅衬底表面生长氧化层;对碳化硅衬底进行高温退火,可以改善碳化硅衬底表面形貌,减少碳化硅衬底与氧化层界面处杂质的引入,避免退火过程中引入新的杂质,减少氧化层中缺陷,提高氧化层质量,同时可以通过温度和时间精确控制磷原子扩散的结深;本发明通过氧族气体中的氧等离子体消除碳化硅衬底表面残余的碳,利用氮族气体中的氮等离子体和磷族气体中的磷等离子体对碳化硅衬底表面进行钝化,大大降低了界面态密度。
-
公开(公告)号:CN108987350B
公开(公告)日:2020-07-07
申请号:CN201810712912.X
申请日:2018-06-29
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L23/10 , H01L23/043 , H01L23/22 , H01L23/473 , H01L21/52
摘要: 本发明提供了一种半导体器件封装结构和方法,该封装结构包括:第一电极片;第二电极片,与所述第一电极片相对设置;半导体器件芯片,置在所述第一电极片和第二电极片之间;支撑部件,设置在所述半导体器件芯片的侧面,以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间和/或所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔,并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔。所述半导体器件在使用时,通过该支撑部件上的通孔向该腔体内注入导电流体,有效提高器件封装的可靠性;对半导体器件芯片有良好的散热作用;同时具有良好的自保护功能,一旦液体泄漏,上电极或下电极自动与芯片开路。
-
公开(公告)号:CN111129110A
公开(公告)日:2020-05-08
申请号:CN201911250604.0
申请日:2019-12-09
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L29/06 , H01L29/40 , H01L29/739 , H01L29/78 , H01L29/868 , H01L21/329 , H01L21/331 , H01L21/336
摘要: 本发明提供一种功率芯片终端结构、功率芯片终端结构的制作方法和装置,在N型衬底(1)的正面形成P型场限环(2)、截止环(4)和氧化层;在P型场限环(2)、截止环(4)上设置引线孔,基于引线孔在氧化层的正面形成内置场板(6)和截止环金属(9);在氧化层、内置场板(6)和截止环金属(9)的正面形成钝化层(7),终端结构不易失效;本发明中内置场板(6)的长度要求不高,降低了设计难度和复杂度;本发明提高了终端结构抗表面电荷玷污能力,降低了功率芯片对电荷的敏感性,进而提高了终端结构的可靠性;本发明工艺简单,与功率芯片传统制造工艺兼容,可实施性强;本发明适用于IGBT、VDMOS、FRD等多种功率芯片。
-
-
-
-
-
-
-
-
-