-
公开(公告)号：CN114864496A
公开(公告)日：2022-08-05
申请号：CN202210121750.9
申请日：2022-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供半导体结构及其形成方法。在一实施例，一种例示方法包括：形成从基底的前侧延伸的鳍状结构；将鳍状结构的源极区凹陷以形成一源极开口；在源极开口的下方形成半导体插塞；从基底的背侧暴露半导体插塞；选择性移除基底的第一部分而未移除基底邻近半导体插塞的第二部分；在工件的底表面的上方形成背侧介电层；以背侧接触件替换半导体插塞；以及选择性移除基底的第二部分，以在背侧介电层与背侧接触件之间形成间隙。通过形成此间隙，可以有效地减少背侧接触件与邻近的栅极结构之间的寄生电容。
-
公开(公告)号：CN112582405A
公开(公告)日：2021-03-30
申请号：CN202011052596.1
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明的实施例涉及半导体器件及其形成方法。示例性互连结构包括设置在介电层中的第一源极/漏极接触件和第二源极/漏极接触件。第一源极/漏极接触件物理接触第一源极/漏极部件，并且第二源极/漏极接触件物理接触第二源极/漏极部件。具有第一通孔层配置的第一通孔、具有第二通孔层配置的第二通孔和具有第三通孔层配置的第三通孔设置在介电层中。第一通孔和第二通孔分别延伸至第一源极/漏极接触件和第二源极/漏极接触件并且物理接触第一源极/漏极接触件和第二源极/漏极接触件。第一通孔的第一厚度和第二通孔的第二厚度相同。第三通孔物理接触栅极结构，栅极结构设置在第一源极/漏极接触件和第二源极/漏极接触件之间。
-
公开(公告)号：CN111128887A
公开(公告)日：2020-05-08
申请号：CN201911046746.5
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在一个实施例中，一种方法包括：形成从衬底延伸的第一鳍；形成从衬底延伸的第二鳍，第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件；在金属栅极堆叠件上方沉积第一层间电介质；以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件，该栅极接触件横向地设置在第一鳍和第二鳍之间，栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时，第二距离小于第二预定阈值。本剧本申请的实施例，提供了形成半导体器件的方法。
-
公开(公告)号：CN110875251A
公开(公告)日：2020-03-10
申请号：CN201910800931.2
申请日：2019-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开的一些实施例涉及一种半导体装置的形成方法。方法包含在隔离区内形成第一沟槽，在装置区内形成第二沟槽，其中装置区设置邻接于隔离区，且第一和第二沟槽皆设置在两个金属栅极结构之间，在第一和第二沟槽内形成第一介电层，在第一介电层上形成不同于第一介电层的第二介电层，自第一和第二沟槽移除第二介电层的一部分，在第一沟槽内留下第二介电层的剩余部分，移除形成在第二沟槽的底面上的第一介电层的一部分，在移除第一介电层的前述部分之后，自第一沟槽移除第二介电层的剩余部分，以及在第一和第二沟槽内形成多个接触部件。
-
公开(公告)号：CN110729246A
公开(公告)日：2020-01-24
申请号：CN201910015643.6
申请日：2019-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极。对金属栅极结构的顶表面进行表面处理，表面处理将栅极电极的顶部转变为氧化层。在栅极电极上方形成导电层，导电层的形成包含以金属元素取代氧化层中的氧。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。
-
Patent Agency Ranking
公开(公告)号：CN109786245A
公开(公告)日：2019-05-21
申请号：CN201811258691.X
申请日：2018-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
Abstract: 提供一种鳍式场效晶体管装置结构的制造方法。此方法包含在鳍片结构上方形成栅极结构。此方法也包含在源极/漏极结构上方形成源极/漏极接触结构并且在源极/漏极接触结构上方沉积保护层。保护层和源极/漏极接触结构是由不同材料形成。此方法还包含在保护层上方形成蚀刻停止层并且在蚀刻停止层上方形成介电层。此方法包含形成穿过介电层和蚀刻停止层的第一凹槽以露出保护层，并且在第一凹槽中形成源极/漏极导电插塞。源极/漏极导电插塞包含在保护层正上方的阻障层，且保护层和阻障层是由不同材料形成。
-
公开(公告)号：CN109427669A
公开(公告)日：2019-03-05
申请号：CN201711257771.9
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 一种方法包括提供具有隔离结构、邻近隔离结构且高于隔离结构的鳍以及位于鳍和隔离结构上方的栅极结构的器件结构。隔离结构、鳍和栅极结构限定位于鳍上方的第一沟槽和位于隔离结构上方的第二沟槽。该方法进一步包括在栅极结构、鳍和隔离结构上方形成第一接触蚀刻停止层(CESL)；在第一CESL上方沉积第一层间介电(ILD)层并填充第一沟槽和第二沟槽；以及凹进第一ILD层，从而使得去除第一沟槽中的第一ILD层，并且将第二沟槽中的第一ILD层凹进至与鳍的顶面大致齐平的水平处。本发明实施例涉及减少半导体制造中接触件深度变化的方法。
-
公开(公告)号：CN108735656A
公开(公告)日：2018-11-02
申请号：CN201710447702.8
申请日：2017-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种具有多个接触插塞的装置及其制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。
-
公开(公告)号：CN106206435A
公开(公告)日：2016-12-07
申请号：CN201510262502.6
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
CPC classification number: H01L21/823418 , H01L21/823437 , H01L21/823468 , H01L21/823475 , H01L21/823814 , H01L21/823864 , H01L29/665 , H01L29/66545 , H01L29/7833 , H01L29/7845 , H01L29/7848
Abstract: 本发明实施例提供了一种形成半导体器件的方法。方法包括在第一器件区中的第一源极/漏极区上方形成诸如氧化层的掩模层。形成诸如层间介电层的介电层并且图案化该介电层以暴露第一源极/漏极区和第二器件区中的第二源极/漏极区。对第二源极/漏极区实施硅化处理，同时掩模层保护第一源极/漏极区。然后去除掩模层并且在第一源极/漏极区上实施硅化处理。本发明实施例涉及无掩模双硅化工艺。
-
公开(公告)号：CN117096099A
公开(公告)日：2023-11-21
申请号：CN202310942561.2
申请日：2023-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/78 , H01L23/528 , H01L23/532 , H01L27/105 , H01L23/522 , H01L21/8234 , H01L21/336
Abstract: 形成半导体结构的方法包括提供其上形成有源极/漏极部件和栅极结构的半导体衬底；在半导体衬底上形成层间介电层；图案化层间介电层以形成沟槽来将源极/漏极部件暴露在沟槽内；在沟槽的侧壁上形成介电衬垫；在沟槽中填充金属层；使沟槽中的金属层的部分凹进，从而在金属层中形成凹槽；以及在凹槽中再填充介电材料层。本发明的实施例还提供了半导体结构。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.035 seconds)
