-
-
公开(公告)号:CN103811415B
公开(公告)日:2016-12-28
申请号:CN201310100067.8
申请日:2013-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L23/528 , H01L21/02107 , H01L21/76898 , H01L23/481 , H01L23/50 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 具有改进的形貌控制的衬底通孔形成。一种器件包括衬底和位于衬底上方的互连结构。互连结构包括层间电介质(ILD)和形成在ILD上方的第一金属间电介质(IMD)。在IMD处形成延伸穿过互连结构至衬底中第一深度的衬底通孔(TSV)。在IMD处形成邻接TSV并延伸至互连结构中第二深度的金属焊盘,其中第二深度小于第一深度。通过金属焊盘形成与TSV的连接件。
-
公开(公告)号:CN106206499A
公开(公告)日:2016-12-07
申请号:CN201510298785.X
申请日:2015-06-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/94 , H01L21/30608 , H01L21/486 , H01L21/561 , H01L21/76898 , H01L21/78 , H01L23/3114 , H01L23/481 , H01L23/5226 , H01L23/525 , H01L24/03 , H01L24/19 , H01L24/20 , H01L24/80 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L2224/8001 , H01L2224/80896 , H01L2224/80948 , H01L2224/9222 , H01L2224/97 , H01L2225/06541 , H01L2225/06544 , H01L2224/80001 , H01L2224/19
Abstract: 本发明提供了半导体器件和方法,该方法利用单个掩模来形成用于衬底通孔以及介电通孔的开口。在实施例中,在第一半导体器件和第二半导体器件上方和之间沉积接触蚀刻停止层。在第一半导体器件和第二半导体器件之间的接触蚀刻停止层上方沉积介电材料。利用接触蚀刻停止层和介电材料的不同材料,使得单个掩模可以用于形成穿过第一半导体器件的衬底通孔并且以形成穿过介电材料的介电通孔。
-
公开(公告)号:CN119275207A
公开(公告)日:2025-01-07
申请号:CN202411272136.8
申请日:2024-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/48
Abstract: 本发明提供了一种集成电路封装件及其形成方法。集成电路封装件可以包括具有第一衬底和延伸穿过第一衬底的第一通孔的第一管芯、沿着第一衬底的侧壁的第一间隙填充层、第一衬底的表面和第一间隙填充层的表面上的隔离层、隔离层上的第一接合层以及第一接合层中的第一接合焊盘。隔离层可以与第一衬底的侧壁和第一间隙填充层的侧壁之间的界面重叠,并且可以在第一通孔的侧壁上延伸。
-
公开(公告)号:CN114220809A
公开(公告)日:2022-03-22
申请号:CN202110823948.7
申请日:2021-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L29/06
Abstract: 本发明一些实施例关于集成芯片,其包括通道结构,延伸于第一源极/漏极区与第二源极/漏极区之间。此外,栅极直接配置于通道结构上,且上侧内连线接点配置于栅极上并耦接至栅极。背侧接点配置于第一源极/漏极区之下并耦接至第一源极/漏极区。背侧接点的宽度自背侧接点的最底部表面朝背侧接点的最顶部表面减少。
-
公开(公告)号:CN107039380B
公开(公告)日:2020-06-05
申请号:CN201611073819.6
申请日:2016-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 一种形成接合结构的方法包括:形成第一导电部件和第二导电部件;金属焊盘形成在第一导电部件上方并电连接至第一导电部件;以及形成钝化层以覆盖金属焊盘的边缘部分,并通过金属焊盘中的开口暴露金属焊盘的顶面的中间部分。形成第一介电层以覆盖金属焊盘和钝化层。在第一介电层上方形成接合焊盘,并电连接至第二导电部件。沉积第二介电层以环绕接合焊盘。实施平坦化以使第二介电层的顶面与接合焊盘齐平。实施平坦化之后,金属焊盘的全部顶面与介电材料接触。本发明实施例涉及集成电路结构及其形成方法,更具体地涉及接合结构及其形成方法。
-
公开(公告)号:CN105895583A
公开(公告)日:2016-08-24
申请号:CN201510464823.4
申请日:2015-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78
Abstract: 提供了半导体器件和制造方法。在实施例中,在半导体晶圆内形成第一半导体器件和第二半导体器件,并且图案化第一半导体器件和第二半导体器件之间的划线区。然后,在划线区内利用分割工艺以将第一半导体器件与第二半导体器件分割开。然后将第一半导体器件和第二半导体器件接合至第二半导体衬底并且被减薄以从第一半导体器件和第二半导体器件去除延伸区。本发明涉及半导体器件和方法。
-
公开(公告)号:CN103811415A
公开(公告)日:2014-05-21
申请号:CN201310100067.8
申请日:2013-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L23/528 , H01L21/02107 , H01L21/76898 , H01L23/481 , H01L23/50 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00 , H01L23/5386 , H01L21/76879
Abstract: 具有改进的形貌控制的衬底通孔形成。一种器件包括衬底和位于衬底上方的互连结构。互连结构包括层间电介质(ILD)和形成在ILD上方的第一金属间电介质(IMD)。在IMD处形成延伸穿过互连结构至衬底中第一深度的衬底通孔(TSV)。在IMD处形成邻接TSV并延伸至互连结构中第二深度的金属焊盘,其中第二深度小于第一深度。通过金属焊盘形成与TSV的连接件。
-
公开(公告)号:CN222365592U
公开(公告)日:2025-01-17
申请号:CN202322743062.9
申请日:2023-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/538 , H01L23/31 , H01L25/065 , H10B80/00
Abstract: 本实用新型的实施例提供一种半导体封装,其包括在衬底之上且包括延伸穿过第一半导体衬底的第一导通孔的第一管芯、相对于第一管芯在侧向上移位且包括延伸穿过第二半导体衬底的第二导通孔的第二管芯、在第一与第二管芯之间且在第一衬底上方突出的第一管芯间隔件、在第一与第二导通孔及第一管芯间隔件之上且围绕第一与第二导通孔及第一管芯间隔件的侧壁的绝缘层、在第一与第二管芯之上且电性连接至第一管芯的第三管芯、相对于第三管芯在侧向上移位的第四管芯以及在第三与第四管芯之间的第二管芯间隔件,第一导通孔在第一半导体衬底上方突出,第二导通孔在第二半导体衬底上方突出,第三与第四管芯的最下表面及第二管芯间隔件的最下表面齐平。
-
-
-
-
-
-
-
-