公开(公告)号：CN105374786B

公开(公告)日：2019-08-09

申请号：CN201510504927.3

申请日：2015-08-17

申请人： ABB瑞士股份有限公司

发明人： 柳春雷 ,  迪迪埃·科泰 ,  弗兰齐斯卡·布雷姆 ,  斯拉沃·基钦

IPC分类号： H01L23/495 ,  H01L23/12 ,  H01L25/00 ,  H05K1/18 ,  H05K3/30

CPC分类号： H01L23/49861 ,  H01L21/4821 ,  H01L21/4846 ,  H01L23/142 ,  H01L23/3675 ,  H01L23/492 ,  H01L23/49537 ,  H01L23/49562 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L25/071 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/8384 ,  H01L2224/92244 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/15153 ,  H01L2924/00

摘要： 本公开内容描述了一种功率电子模块及其制造方法。该功率电子模块包括：导电引线框架，第一半导体器件的芯片嵌入在导电引线框架中；安装在导电引线框架和第一半导体器件的芯片之上的第一PCB；以及安装在所述PCB之上的支承框架，支承框架包括其中嵌入有第二半导体器件的芯片的腔，其中，第二半导体器件的芯片位于第一半导体器件的芯片之上，并且第一PCB包括在第一半导体器件的芯片与第二半导体器件的芯片之间的第一导电路径。

公开(公告)号：CN106328603B

公开(公告)日：2019-07-05

申请号：CN201610003814.X

申请日：2016-01-04

申请人： 台湾积体电路制造股份有限公司

发明人： 胡毓祥 ,  刘重希 ,  郭宏瑞 ,  廖思豪

IPC分类号： H01L23/31 ,  H01L21/56

CPC分类号： H01L21/32 ,  G03F7/0387 ,  G03F7/039 ,  G03F7/0752 ,  G03F7/095 ,  G03F7/168 ,  G03F7/20 ,  G03F7/38 ,  H01L21/02282 ,  H01L21/0273 ,  H01L21/31127 ,  H01L21/56 ,  H01L21/568 ,  H01L21/76802 ,  H01L21/76825 ,  H01L24/19 ,  H01L24/20 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/94 ,  H01L2924/18162

摘要： 一些实施例涉及用于形成封装件结构的方法并且由此形成的封装件结构。实施例方法包括：在支撑结构上沉积感光介电层；在感光介电层的表面上形成第一层；将感光介电层暴露于辐射；以及在形成第一层和暴露于辐射之后，显影感光介电层。支撑结构包括集成电路管芯。在显影期间，第一层具有与感光介电层不同的去除选择性。根据一些实施例，在显影之后可以提高感光介电层的厚度均匀性，并且可以减少因显影感光介电层导致的厚度损失。本发明实施例涉及封装件结构及其形成方法。

公开(公告)号：CN109791894A

公开(公告)日：2019-05-21

申请号：CN201780057483.0

申请日：2017-09-18

申请人： 德卡科技公司

发明人： 克拉格·必绍普 ,  克里斯多佛·M·斯坎伦

IPC分类号： H01L21/66

CPC分类号： H01L22/20 ,  H01L21/31 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/19 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/221 ,  H01L2224/94 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/01074

摘要： 本发明公开一种半导体装置及方法可包括：测量在嵌入式晶粒面板内的多个半导体晶粒的各自的真实位置。确定多个半导体晶粒中的每个的总径向位移。通过根据优先级列表将总径向位移的一部分分步至每个层，将多个半导体晶粒的每个总径向位移分步至每个半导体晶粒的两个或更多层，以形成用于每一层的分布径向位移。可使用每一层的分布径向位移来变换用于多个半导体晶粒的每一层的变换。在多个半导体晶粒的每个上可形成单元特定图案，该单元特定图案含有用于多个层的每个的变换。

公开(公告)号：CN106158818B

公开(公告)日：2018-11-30

申请号：CN201610221935.1

申请日：2016-04-11

申请人： 联发科技股份有限公司

发明人： 蔡宪聪

IPC分类号： H01L23/498 ,  H01L21/48

CPC分类号： H01L25/16 ,  H01L21/4832 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/4952 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/14 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/43 ,  H01L24/46 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04042 ,  H01L2224/12105 ,  H01L2224/24146 ,  H01L2224/24195 ,  H01L2224/24225 ,  H01L2224/2512 ,  H01L2224/25174 ,  H01L2224/32145 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/82101 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/18165 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/19 ,  H01L2224/11 ,  H01L2224/82

摘要： 本发明公开了一种半导体封装及其制作方法。其中该半导体封装包含有半导体晶粒、多个I/O垫、模封材和多个打印的内连结构。其中该多个I/O垫分布在该半导体晶粒的主动面上。其中，该模封材覆盖该半导体晶粒的主动面，并且该模封材的下表面与该半导体晶粒的下表面齐平。其中，该多个内连结构嵌入于该模封材中，并电连接该多个I/O垫。其中各个该打印的内连结构包含导电接线以及导电接垫，其中该导电接线与该导电接垫是一体成型的。该半导体封装，利用打印技术(如3D打印)来形成内连结构，因此可以提高半导体封装的良品率。

公开(公告)号：CN108878380A

公开(公告)日：2018-11-23

申请号：CN201810402515.2

申请日：2018-04-28

申请人： 三星电机株式会社

发明人： 韩明愚 ,  郑赞榕

IPC分类号： H01L23/31 ,  H01L23/498 ,  H03H9/02

CPC分类号： H01L23/5389 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/20 ,  H01L25/18 ,  H01L27/20 ,  H01L2224/214 ,  H03H9/105 ,  H03H9/173 ,  H03H9/545 ,  H03H9/56 ,  H03H9/703 ,  H04B1/40

摘要： 根据本发明实施例的扇出型电子器件封装件包括：芯构件，具有通孔，并且包括多个布线层和将所述多个布线层电连接的过孔；第一电子器件，设置在所述通孔中；第一包封剂，包封所述芯构件和所述第一电子器件各自的至少一部分，并且填充所述通孔的至少一部分；连接构件，设置所述芯构件和所述第一电子器件上，并且包括电连接到所述多个布线层和所述第一电子器件的重新布线层；至少一个第二电子器件，设置在所述连接构件上，并且电连接到所述重新布线层；以及第二包封剂，覆盖所述第二电子器件。其中，所述第一电子器件可包括构成为过滤相互不同频带内的频率的多个滤波器。

公开(公告)号：CN106298716B

公开(公告)日：2018-11-16

申请号：CN201610133708.3

申请日：2016-03-09

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  刘国全

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/486 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： 一种器件包括：底部封装件，其包括：互连结构、位于互连结构上方的模塑料层、位于模塑料层中的半导体管芯和嵌入在模塑料层中的焊料层，其中，焊料层的顶面低于模塑料层的顶面，并且顶部封装件通过由焊料层和顶部封装件的凸块形成的接合结构接合在底部封装件上。本发明实施例涉及封装件结构及其形成方法。

公开(公告)号：CN104716127B

公开(公告)日：2018-11-16

申请号：CN201410111063.4

申请日：2014-03-24

申请人： 南茂科技股份有限公司

发明人： 廖宗仁

IPC分类号： H01L23/64

CPC分类号： H01L23/5227 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5389 ,  H01L23/645 ,  H01L24/06 ,  H01L24/14 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05025 ,  H01L2224/12105 ,  H01L2224/13014 ,  H01L2224/13016 ,  H01L2224/18 ,  H01L2924/0002 ,  H01L2924/19042 ,  H01L2924/00

摘要： 本发明提供一种芯片封装结构，包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上。重配置线路层覆盖有源表面以及部分封装胶体以及部分感应线圈，并电性连接芯片。

公开(公告)号：CN108766942A

公开(公告)日：2018-11-06

申请号：CN201810410372.X

申请日：2012-12-28

申请人： 台湾积体电路制造股份有限公司

发明人： 江宗宪 ,  曾明鸿 ,  陈承先

IPC分类号： H01L23/367 ,  H01L23/057 ,  H01L23/36 ,  H01L23/498 ,  H01L25/065 ,  H01L21/48

CPC分类号： H01L23/36 ,  H01L23/057 ,  H01L23/3672 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/20 ,  H01L25/0657 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/014

摘要： 本发明公开了一种热增强型堆叠封装。本发明提供了一种提高多芯片和堆叠封装(PoP)应用中热管理的方法和结构。第一基板接合到较小的第二基板，其中，接合到第一基板的散热环环绕第二基板，散热环包括导热材料和高效的散热几何体。第一基板包括产热芯片，且第二基板包括热敏芯片。提出一种方法，该方法提供了能够增强散热以远离热敏芯片的组装结构。

公开(公告)号：CN108615710A

公开(公告)日：2018-10-02

申请号：CN201710068494.0

申请日：2017-02-08

申请人： 艾马克科技公司

发明人： 韩意书 ,  李泰勇 ,  新及补

IPC分类号： H01L23/31 ,  H01L21/56

CPC分类号： H01L23/552 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/96 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L23/3107 ,  H01L21/56

摘要： 半导体装置及其制造方法。一种半导体装置包括：衬底，其具有顶部衬底表面、底部衬底表面及在所述顶部衬底表面与所述底部衬底表面之间延伸的侧向衬底表面；金属平面，其在所述顶部衬底表面上，所述金属平面包括完全延伸通过所述金属平面的第一孔径及第二孔径；半导体裸片，其在所述顶部衬底表面上且定位在所述金属平面的所述第一孔径内，所述半导体裸片具有顶部裸片表面、底部裸片表面及在所述顶部裸片表面与所述底部裸片表面之间延伸的侧向裸片侧表面，其中所述底部裸片表面耦合到所述顶部衬底表面；及包封材料，其包封所述侧向裸片侧表面的至少一部分及所述顶部衬底表面的至少一部分，其中所述包封材料延伸通过所述金属平面的所述第二孔径。

公开(公告)号：CN108493162A

公开(公告)日：2018-09-04

申请号：CN201810150694.5

申请日：2018-02-13

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 龚顺强 ,  陈元文 ,  高山

IPC分类号： H01L23/16 ,  H01L23/00

CPC分类号： H01L23/585 ,  H01L21/565 ,  H01L21/76895 ,  H01L23/3114 ,  H01L23/5226 ,  H01L23/528 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0231 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/12105 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/211 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01073 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/35 ,  H01L2924/351 ,  H01L2924/35121

摘要： 本发明涉及用于晶圆级封装的密封环，揭示装置及用于形成装置的方法。提供至少一晶粒。具有扇出区域的重分布层从该至少一晶粒的外周缘同心地向外延伸。密封环设置在该重分布层的该扇出区域中。