公开(公告)号：CN104205344A

公开(公告)日：2014-12-10

申请号：CN201380017760.7

申请日：2013-02-26

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  古川彰彦 ,  今泉昌之 ,  阿部雄次

IPC: H01L29/861 ,  H01L29/47 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L29/0619 ,  H01L29/36 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872

Abstract: 在使用了宽能带隙半导体的JBS二极管中，宽能带隙半导体的内置电位大，所以有时pn二极管部不易导通，由此有时无法充分确保浪涌电流抗性。为了解决这个问题，在宽能带隙JBS二极管中，在从肖特基电极离开了的部位形成pn二极管的pn结，另外在从肖特基电极离开了的部位将阱区域的宽度形成得较窄。

公开(公告)号：CN116195070B

公开(公告)日：2024-11-26

申请号：CN202080105419.7

申请日：2020-09-30

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  田中梨菜 ,  福井裕 ,  八田英之

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/872 ,  H01L29/47

Abstract: 本公开的碳化硅半导体装置的制造方法具备：形成栅极沟槽的工序；形成肖特基沟槽的工序；在栅极沟槽和肖特基沟槽形成氧化硅膜(51)的工序；在氧化硅膜的内侧形成多晶硅膜(61)的工序；对多晶硅膜(61)进行回蚀的工序；在栅极沟槽内的栅极电极(60)上形成层间绝缘膜(55)的工序；当在层间绝缘膜(55)开出孔之后利用湿式蚀刻法去除肖特基沟槽内的多晶硅膜(61)的工序；在源极区域(40)上形成欧姆电极(70)的工序；去除肖特基沟槽内的氧化硅膜(51)的工序；以及在所述肖特基沟槽内形成与漂移层(20)进行肖特基连接的源极电极(80)的工序。

公开(公告)号：CN110709997B

公开(公告)日：2023-02-28

申请号：CN201880035781.4

申请日：2018-05-30

Applicant: 三菱电机株式会社

Inventor： 福井裕 ,  菅原胜俊 ,  八田英之 ,  纐缬英典 ,  田中梨菜 ,  宫田祐辅

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/872

Abstract: 本发明涉及具有沟槽栅的半导体装置，具备：第1半导体层；第1半导体区域，选择性地设置于第1半导体层的上层部；第2半导体区域，与第1半导体区域相接地设置；第3半导体区域，与第1及第2半导体区域的底面相接地设置；栅沟槽，在厚度方向贯通第1及第3半导体区域而到达第1半导体层内；电场缓和区域，与栅沟槽的底部相接；以及连接层，以与第2方向上的至少一方的沟槽侧壁相接的方式在第1半导体层内隔开间隔而设置有多个，对电场缓和区域和第3半导体区域进行电连接，其中，所述第2方向和与栅沟槽的延伸方向平行的第1方向垂直，连接层沿着第1方向相互隔离地设置有多个。

公开(公告)号：CN113557607A

公开(公告)日：2021-10-26

申请号：CN201980093900.6

申请日：2019-03-18

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  田中梨菜 ,  菅原胜俊 ,  福井裕

IPC: H01L29/78

Abstract: 本发明涉及在场效应晶体管内置有肖特基势垒二极管的碳化硅半导体装置，具备：第1沟槽，在厚度方向上贯通第1及第2半导体区域，其底面到达半导体层内；第2沟槽，在厚度方向上贯通第2半导体区域，其底面到达半导体层内；栅极电极，隔着栅极绝缘膜埋入到第1沟槽内；肖特基势垒二极管电极，埋入到第2沟槽内；第1低电阻层，与第1沟槽的沟槽侧壁相接；以及第2低电阻层，与第2沟槽的沟槽侧壁相接，第2低电阻层的杂质浓度高于半导体层的杂质浓度、且低于第1低电阻层的杂质浓度。

公开(公告)号：CN113169229A

公开(公告)日：2021-07-23

申请号：CN201880099607.6

申请日：2018-12-10

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  菅原胜俊 ,  福井裕 ,  八田英之 ,  宫田祐辅

IPC: H01L29/78 ,  H01L29/12

Abstract: 漂移层(2)包括碳化硅，具有第1导电类型。至少1个沟槽(6)具有面对肖特基势垒二极管区域(RD)的第1侧面(SD1)和在晶体管区域(RT)延伸且与源极区域(3)、体区域(5)及漂移层(2)相接的第2侧面(SD2)。第1保护区域(51)设置于至少1个沟槽(6)的下方，具有第2导电类型，相比于体区域(5)，第2导电类型的杂质浓度更高。第2保护区域(52)从第1保护区域(51)延伸，到达第1侧面(SD1)和第2侧面(SD2)的与第1侧面(SD1)连接的端部区域(SD2b)的至少任意一个，具有比体区域(5)的最下部浅的最上部，相比于体区域(5)，第2导电类型的杂质浓度更高。

公开(公告)号：CN111886680A

公开(公告)日：2020-11-03

申请号：CN201880090891.0

申请日：2018-03-28

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  菅原胜俊 ,  福井峪 ,  八田英之 ,  宫田祐辅

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 漂移层(2)由碳化硅构成，具有第1导电型。主体区域(5)在漂移层(2)上设置，具有第2导电型。源区域(3)在主体区域(5)上设置，具有第1导电型。栅绝缘膜(10)设置于将源区域(3)和主体区域(5)贯通的至少一个沟槽(6)的各自的内壁。保护层(7)至少具有位于沟槽(6)的下方的部分，与漂移层(2)接触，具有第2导电型。就第1低电阻层(8)而言，与沟槽(6)及保护层(7)接触，在深度方向上跨越沟槽(6)与保护层(7)之间的边界部(BD)，具有第1导电型，具有比漂移层(2)高的杂质浓度。就第2低电阻层(9)而言，与第1低电阻层(8)接触，远离沟槽(6)，具有第1导电型，具有比第1低电阻层(8)高的杂质浓度。

公开(公告)号：CN106796955B

公开(公告)日：2020-05-26

申请号：CN201580052617.0

申请日：2015-09-16

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  香川泰宏 ,  田中梨菜 ,  福井裕

IPC: H01L29/78 ,  H01L29/12

Abstract: 特征在于具备：第2导电类型的基极区域(3)，形成在第1导电类型的漂移层(2a)上；第1导电类型的源极区域(4)，位于基极区域(3)内；沟槽(5)，贯通基极区域(3)和源极区域(4)，在俯视时划分单元区域(14)；第2导电类型的保护扩散层(7)，配设于沟槽(5)的底部；栅极电极(8)，隔着栅极绝缘膜(6)埋入到沟槽(5)内；源极电极(10)，与源极区域(4)电连接；以及保护接触区域(15)，配设于3个以上的单元区域(14)的位置，连接保护扩散层(7)和源极电极(10)，保护接触区域(15)被配设成使以处于最近的距离的3个保护接触区域(15)的中心为顶点的三角形(18)成为锐角三角形，保护扩散层在遍及包括单元区域以及保护接触区域的半导体区域的整个区域而配设于沟槽的底部，单元区域与保护接触区域在俯视时具有相同的宽度。

公开(公告)号：CN110366782A

公开(公告)日：2019-10-22

申请号：CN201880012998.3

申请日：2018-01-11

Applicant: 三菱电机株式会社

Inventor： 足立亘平 ,  菅原胜俊 ,  福井裕 ,  八田英之 ,  田中梨菜

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 漂移层(2)包含碳化硅，具有第1导电类型。沟槽底部保护层(7)设置于栅沟槽(6)的底部，具有第2导电类型。耗尽化抑制层(8)设置于栅沟槽(6)的侧面与漂移层(2)之间，从主体区域(5)的下部延伸至比栅沟槽(6)的底部深的位置，具有第1导电类型，具有比漂移层(2)具有的第1导电类型的杂质浓度高的第1导电类型的杂质浓度。耗尽化抑制层(8)具有的第1导电类型的杂质浓度随着远离栅沟槽(6)的侧面而降低。

公开(公告)号：CN105474402B

公开(公告)日：2018-09-04

申请号：CN201480043331.1

申请日：2014-07-31

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  田中梨菜 ,  福井裕 ,  海老原洪平 ,  日野史郎

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/16

CPC classification number: H01L29/7811 ,  H01L21/0465 ,  H01L29/0615 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 提供一种能够缓和在沟槽下部形成的保护扩散层中的电场的碳化硅半导体器件。碳化硅半导体器件(100)具备：第一导电类型的漂移层(2a)；第一导电类型的源极区域(4)，形成于半导体层(2)内的上部；沟槽(5a)，贯通源极区域(4)以及基极区域(3)而形成；终端沟槽(5b)，形成于沟槽(5a)的周围；栅极绝缘膜(6)，形成于沟槽(5a)的底面以及侧面；栅电极(7)，隔着栅极绝缘膜(6)埋没而形成在沟槽(5a)内；第二导电类型的保护扩散层(13)，形成于沟槽(5a)的下部，第二导电类型的杂质浓度是第一杂质浓度；以及第二导电类型的终端扩散层(16)，形成于终端沟槽(5b)的下部，第二导电类型的杂质浓度是比第一杂质浓度低的第二杂质浓度。

公开(公告)号：CN108140674A

公开(公告)日：2018-06-08

申请号：CN201680059211.X

申请日：2016-06-27

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  田中梨菜 ,  福井裕 ,  足立亘平 ,  小西和也

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49

Abstract: 层间绝缘膜(6)以比栅极绝缘膜(305)的厚度大的厚度覆盖带状栅电极(204S)，设置有带状沟槽(TS)的外侧的第1接触孔(CH1)、和带状沟槽(TS)内的第2接触孔(CH2)。在俯视时，存在在长度方向上延伸的活性带状区域(RA)以及接触带状区域(RC)。在与长度方向垂直的方向上交替反复配置有活性带状区域(RA)和接触带状区域(RC)。在活性带状区域(RA)中，源电极(5)经由第1接触孔(CH1)与源极区域(303)连接。在接触带状区域中，源电极(5)经由第2接触孔(CH2)与保护扩散层(306)连接。