公开(公告)号：CN115732501A

公开(公告)日：2023-03-03

申请号：CN202210502235.5

申请日：2022-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张光庆 ,  杨荣展 ,  庄惠中 ,  陈志良 ,  杨国男

IPC: H01L27/07 ,  H01L23/528 ,  H01L27/02

Abstract: 本揭示文件揭露一种集成电路及其形成方法，集成电路包含第一、第二以及第三电源轨，与耦接至闸控电路的首部开关电路。闸控电路用于操作第一或第二电压。第一、第二电源轨位于晶圆的背面，且沿着第一方向延伸。首部开关电路用于透过第一电源轨提供第一电压至闸控电路。第二电源轨在第二方向上与第一电源轨分开。第二电源轨用于提供第二电压至闸控电路。第三电源轨位于晶圆的正面，且包含在第二方向延伸并在第一方向上分开的第一导体组。每个第一导体组用于提供第三电压至首部开关电路。

公开(公告)号：CN115528029A

公开(公告)日：2022-12-27

申请号：CN202210783453.0

申请日：2022-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖知佑 ,  庄惠中 ,  陈志良 ,  田丽钧

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种电路结构及其形成方法，电路结构包含一基板，此基板包含位于基板上方的第一晶体管堆叠，其包含第一晶体管以及第二晶体管。第一晶体管为第一导电类型。第二晶体管位于第一晶体管上方，且具有异于第一导电类型的第二导电类型。结构还包含在第一晶体管堆叠上方的第一金属层中的多条第一导线，这些第一导线电性连接到第一晶体管堆叠。结构还包含在基板下方以及第一晶体管堆叠下方的第二金属层中的多条第二导线，该多条第二导线电性连接到第一晶体管堆叠。多条第一导线相对于多条第二导线以不对称的方式配置。

公开(公告)号：CN115497959A

公开(公告)日：2022-12-20

申请号：CN202210449072.9

申请日：2022-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高嘉鸿 ,  庄惠中

IPC: H01L27/118 ,  H01L21/8238

Abstract: 本揭示文件关于一种集成电路以及其制造方法。集成电路包含第一、第二及第三半导体单元区。第一单元区包含具有第一掺杂类型的第一主动区。第二半导体单元区在第二方向上连接第一单元区，且包含相应地具有第二掺杂类型及第一掺杂类型的第二主动区及第三主动区。第二主动区在第一主动区与第三主动区之间。第三单元区在第二方向上连接第二单元区，且包含具有第二掺杂类型的第四主动区。第三主动区在第四主动区与第二主动区之间。第二半导体单元区具有高度2H，且第一、第二及第三半导体单元区共同具有高度3H。

公开(公告)号：CN115394747A

公开(公告)日：2022-11-25

申请号：CN202210877879.2

申请日：2022-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡维欣 ,  庄惠中 ,  陈志良 ,  田丽钧

IPC: H01L23/522 ,  H01L27/02

Abstract: 一种半导体装置及其制造方法及系统，半导体装置包括第一金属层、第二金属层、及至少一导电通孔。第一金属层具有沿第一方向延伸的第一导体及沿第一方向延伸的第二导体，其中第二导体直接相邻于第一导体。第二金属层具有沿第二方向延伸的第三导体，其中第二方向相交于第一方向。该至少一导电通孔经由第三导体连接第一导体与第二导体。

公开(公告)号：CN114975422A

公开(公告)日：2022-08-30

申请号：CN202210038662.2

申请日：2022-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈维仁 ,  林钲祐 ,  庄惠中 ,  简永溱 ,  高章瑞 ,  陈皇宇 ,  王中兴

IPC: H01L27/02 ,  H01L27/118

Abstract: 一种集成电路装置、产生其布局图的方法与其制造方法。集成电路(IC)装置包括基板及位于基板上方的单元。单元包括至少一个主动区及在至少一个主动区上延伸的至少一个栅极区。单元进一步包括至少一个输入/输出(IO)图案，IO图案用以将至少一个主动区及至少一个栅极区中的一或多者电耦合至单元外侧的外部电路。至少一个IO图案倾斜地延伸至至少一个主动区及至少一个栅极区两者。

公开(公告)号：CN109427775B

公开(公告)日：2021-04-27

申请号：CN201711276307.4

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王柏钧 ,  江庭玮 ,  赖志明 ,  庄惠中 ,  杨荣展 ,  刘如淦 ,  张世明 ,  周雅琪 ,  林义雄 ,  黄禹轩 ,  张玉容 ,  吴国晖

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本申请的实施例提供了一种集成电路，包括半导体衬底、延伸到半导体衬底中的并且在半导体衬底的块状部分上面的隔离区、包括在隔离区中的部分的掩埋导电轨道、以及具有源极/漏极区和栅电极的晶体管。源极/漏极区或栅电极连接到掩埋导电轨道。本申请的实施例还提供了另一种集成电路以及形成集成电路的方法。

公开(公告)号：CN107833881B

公开(公告)日：2020-06-12

申请号：CN201710835486.4

申请日：2017-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄惠中 ,  江庭玮 ,  鲁立忠 ,  田丽钧 ,  陈顺利

IPC: H01L27/02 ,  H01L27/092 ,  H01L21/8238

Abstract: IC结构包括单元、第一导轨和第二导轨。单元包括第一有源区、第二有源区和第一栅极结构。第一有源区和第二有源区在第一方向上延伸并且位于第一层级处。第二有源区在第二方向上与第一有源区分离。第一栅极结构在第二方向上延伸，与第一有源区和第二有源区重叠，并且位于第二层级处。第一导轨在第一方向上延伸，与第一有源区重叠，配置为提供第一电源电压，并且位于第三层级处。第二导轨在第一方向上延伸，与第二有源区重叠，位于第三层级处，在第二方向上与第一导轨分离，并且配置为提供第二电源电压。本发明还提供了形成集成电路的方法。

公开(公告)号：CN111199129A

公开(公告)日：2020-05-26

申请号：CN201911031403.1

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李焯基 ,  高章瑞 ,  刘祈麟 ,  庄惠中 ,  江哲维 ,  李健兴

IPC: G06F30/392 ,  H01L27/02

Abstract: 一种修改集成电路布局的方法，其特征在于，包括以下操作：识别电路布局的反转信号网；决定到反转信号网的传导线何时具有寄生电容；及决定如何调整集成电路布局以减小到反转信号网的传导线的寄生电容。此方法进一步包括以下操作：决定是否移动集成电路布局中的传导线的一者的操作；及决定是否在具有寄生电容的反转信号网的传导线之间插入隔离结构。

公开(公告)号：CN111129014A

公开(公告)日：2020-05-08

申请号：CN201911055814.4

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王柏钧 ,  江庭玮 ,  庄惠中 ,  张玉容

IPC: H01L27/092

Abstract: 一种集成电路包括第一主动区域、第二主动区域、第三主动区域、第一触点及第二触点。第一主动区域及第二主动区域在第一方向上彼此分离并且位于第一层上。第三主动区域位于第一层上并且在与第一方向不同的第二方向上与第二主动区域分离。第一触点在第二方向上延伸、重叠第一主动区域、并且位于与第一层不同的第二层上。第二触点在第一方向及第二方向上延伸、重叠第一触点及第三主动区域、电气耦接到第一触点、并且位于与第一层及第二层不同的第三层上。

公开(公告)号：CN111129013A

公开(公告)日：2020-05-08

申请号：CN201911054212.7

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱上轩 ,  庄惠中 ,  杨荣展 ,  田丽钧

IPC: H01L27/088 ,  H01L29/417

Abstract: 一种具有不同宽度的源极与漏极触点的半导体装置包括基板中的主动区域。主动区域在第一方向上延伸。半导体装置进一步包括栅极结构，该栅极结构在与第一方向不同的第二方向上延伸。栅极结构跨主动区域延伸。半导体装置进一步包括多个源极/漏极触点，该多个源极/漏极触点在第二方向上延伸并且在栅极结构的相对侧上重叠主动区域中的多个源极/漏极区域。多个源极/漏极触点的第一源极/漏极触点具有第一宽度，并且多个源极/漏极触点的第二源极/漏极触点具有小于第一宽度的第二宽度。