-
公开(公告)号：CN111128768A
公开(公告)日：2020-05-08
申请号：CN201911043962.4
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例公开制造重布线路结构的方法，且所述方法中的一种包括以下步骤。在管芯及包封所述管芯的包封体之上形成晶种层。在所述晶种层之上形成光刻胶材料。使用等于或小于0.18的数值孔径，通过相移掩模将所述光刻胶材料曝光于I线步进光刻机内的I线波长。将所述光刻胶材料显影以形成光刻胶层，所述光刻胶层包括光刻胶图案及所述光刻胶图案之间的开口。在所述开口中形成导电材料。移除所述光刻胶图案，以形成导电图案。通过使用所述导电图案作为掩模，局部地移除所述晶种层，以在所述导电图案下方形成晶种层图案，其中重布线导电图案分别包括所述晶种层图案及所述导电图案。
-
公开(公告)号：CN103456708B
公开(公告)日：2016-12-21
申请号：CN201210454441.X
申请日：2012-11-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: G03F1/20 , B82Y10/00 , B82Y40/00 , H01J37/045 , H01J37/3175 , H01J37/3177 , H01J2237/31774 , H01J2237/31789 , Y10S430/143
Abstract: 本发明公开一种用于反射电子束光刻的器件及其制造方法。所述器件包括衬底，形成在所述衬底上的多个导电层，这些导电层相互平行并且通过绝缘柱结构隔离；以及在每层导电层中的多个孔。每个导电层中的孔与其他导电层中的孔垂直对准并且每个孔的外围包括悬置的导电层。本发明还公开了改进反射电子束光刻的器件和方法。
-
公开(公告)号：CN103376669B
公开(公告)日：2015-10-21
申请号：CN201310125443.9
申请日：2013-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70058 , G03F7/20 , G03F7/2051 , G03F7/2059 , G03F7/70291 , G03F7/70625 , G06F17/5068 , G06F17/5072 , G06F17/5081
Abstract: 本发明提供一种网格加密方法，其中公开了用于以因子n(n＜1)减小临界尺寸(CD)光刻工艺的方法的一个实施例。该方法包括：提供具有第一像素面积S1的图案发生器以产生具有等于n2*S1的第二像素面积S2的数据网格，其中，图案发生器包括具有多个网格段的多段结构，网格段均包括第一组网格段和第二组网格段，第一组网格段均被配置为在第一方向具有偏移；以及在光刻工艺期间，在垂直于第一方向的第二方向上扫描图案发生器，使得第二组网格段均被控制为具有时延。
-
Patent Agency Ranking
公开(公告)号：CN104460236A
公开(公告)日：2015-03-25
申请号：CN201410305880.3
申请日：2014-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70275 , G03F7/70008 , G03F7/7015 , G03F7/70208 , G03F7/70358 , G03F7/70716 , G03F7/70725 , H01L21/682
Abstract: 本发明提供用于光刻的高生产量和小占位面积扫描曝光的系统和方法。一种光刻系统，其包括辐射源和曝光工具，曝光工具包括在第一方向上密集地封装的多个曝光柱。每个曝光柱都包括被配置成经过辐射源的曝光区域。该系统还包括：晶圆载体，被配置成固定并且沿着垂直于第一方向的第二方向移动一个或多个晶圆，使得一个或多个晶圆通过曝光工具曝光，以沿着第二方向形成图案。一个或多个晶圆覆盖有光刻胶层并且在晶圆载体上以第二方向对准。
-
公开(公告)号：CN103293870A
公开(公告)日：2013-09-11
申请号：CN201210387380.X
申请日：2012-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F1/36
Abstract: 本发明涉及一种光刻处理中的数据准备的方法。该数据准备的方法包括：在图形数据库系统(GDS)网格中提供集成电路(IC)布局设计，通过对子像素曝光网格应用误差扩散和网格移位技术，将IC布局设计GDS网络转换为第二曝光网格。本发明还提供了一种误差扩散和网格移位的算法。
-
公开(公告)号：CN101241517A
公开(公告)日：2008-08-13
申请号：CN200710129409.3
申请日：2007-07-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5068 , G03F1/36 , G03F1/70 , G03F7/70466
Abstract: 本发明是有关于一种划分图案布局的方法，包括：提供图案布局，其中此图案布局具有多个特征；检查图案布局以判定需划分的特征；以第一颜色与第二颜色对需划分的特征进行着色步骤；藉由分解具有图案冲突的特征以及将此分解特征涂上第一颜色与第二颜色，来解决多个着色冲突；以及以涂上第一颜色的特征来形成第一光罩以及以涂上第二颜色的特征来形成第二光罩。本发明可以有效且高效率地划分全晶片图案布局，可以使独立的布局达到近似的图案密度，还可以将现行曝光机台扩展来印刷下一世代设计图案，更可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。
-
公开(公告)号：CN100377304C
公开(公告)日：2008-03-26
申请号：CN200410080593.3
申请日：2004-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F1/00 , G03F7/00 , G06F17/50
CPC classification number: G03F7/70616 , G03F7/70441 , G06T7/0004 , G06T2207/30148
Abstract: 一种在半导体与掩模制造中改善晶圆上的图案化特征结构的临界尺寸均匀性的方法。在一实施例中，提供一种评估装置以评估形成于晶圆上的若干个电路布置的临界尺寸分布，该若干个电路布置由一掩模定义。在该若干个电路布置上执行一逻辑操作，以撷取图案化特征结构。将图案化特征结构和设计规则做比较，假如图案化特征结构与设计规则之有偏差或差距，则此差距可经由调整光刻的可调式参数(例如掩模制造)来做补偿。
-
公开(公告)号：CN1328760C
公开(公告)日：2007-07-25
申请号：CN200310124402.4
申请日：2003-12-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/82 , H01L21/66 , G03F7/00 , G03F1/00
Abstract: 本发明提供在集成电路制造上辨别不良图形节距以增进微影制程的方法。在一定的照明条件下，可根据聚焦深度或关键尺寸一致性在一图形节距范围的变化决定不良而应受禁止的图形节距。进一步可在设计规则中限制不能使用禁止图形节距(forbidden pitches)，则不必使用下一代的曝光工具微影制程即能有足够共同制程空间(process window)以含盖处理关键尺寸越来越小的下一代组件。因此，能增进光学制程空间而使图案化制程的效果和芯片制造的合格率提升。
-
-
-
-
-
-
-
Search Results
38
records
(took 0.032 seconds)
