公开(公告)号：CN116454087A

公开(公告)日：2023-07-18

申请号：CN202211597332.3

申请日：2022-12-12

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  中柴康隆 ,  松浦仁

IPC: H01L27/06 ,  H01L21/8222 ,  H01L29/06

Abstract: 本公开的各种实施例涉及一种半导体器件及其制造方法。确保了半导体器件的可靠性，并且提高了器件的性能。包括区域1A和区域2A的半导体器件包括具有前表面BS1、BS2和背表面SUB的n型半导体衬底TS、形成在区域1A中的半导体衬底上的IGBT和形成在区域2A中的半导体衬底SUB上的二极管。而且区域1A中的半导体衬底SUB的厚度T1小于区域2A中的半导体衬底的厚度T2。

公开(公告)号：CN108933170B

公开(公告)日：2021-06-22

申请号：CN201810558919.0

申请日：2013-06-09

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L29/08 ,  H01L29/10

Abstract: 本发明的实施例涉及窄的有源单元IE型沟槽栅极IGBT及其制造方法。在等宽有源单元IE型IGBT、宽有源单元IE型IGBT等中，有源单元区域在沟槽宽度方面等于无源单元区域，或者无源单元区域的沟槽宽度更窄。因此，相对易于确保击穿电压。然而，采用该结构，试图增强IE效应引起诸如结构复杂化之类的问题。本发明提供了一种窄的有源单元IE型IGBT，具有有源单元二维薄化结构，并且不具有用于接触的衬底沟槽。

公开(公告)号：CN106252396B

公开(公告)日：2021-02-02

申请号：CN201610382527.4

申请日：2016-06-01

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/417 ,  H01L29/423 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明的各个实施例涉及半导体器件及其制造方法。提供了一种包括具有低导通状态电压和低关断损耗的特征的IGBT元件的半导体器件。该半导体器件由沟槽栅极型IGBT元件组成。IGBT元件包括：被给予栅极电位的多个栅极沟槽电极、以及被给予发射极电位的多个发射极沟槽电极。在相邻的沟槽电极之间，形成至发射极电极层的接触。就这一点而言，在半导体衬底中，形成P型浮置区域，该P型浮置区域经由层间绝缘层，与发射极沟槽电极中的至少一些的底部接触。

公开(公告)号：CN109216446A

公开(公告)日：2019-01-15

申请号：CN201810714756.0

申请日：2018-06-29

Applicant: 瑞萨电子株式会社

Inventor： 神田良 ,  松浦仁

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在一个实施例中，一种半导体器件包括：半导体衬底，具有上表面；沟槽电极，布置在形成在上表面上的沟槽内；以及沟槽绝缘膜，布置在沟槽电极与半导体衬底之间，并且半导体衬底包括漂移层、用于电场减小的浮置层、空穴阻挡层、体层和发射极层，并且发射极层、体层和空穴阻挡层通过用于电场减小的浮置层与漂移层分离，并且穿过形成在体层中的反转层的载流子路径包括体层、空穴阻挡层、用于电场减小的浮置层的非反转区域以及漂移层。

公开(公告)号：CN108987394A

公开(公告)日：2018-12-11

申请号：CN201810532000.4

申请日：2018-05-29

Applicant: 瑞萨电子株式会社

Inventor： 斋藤滋晃 ,  中泽芳人 ,  松浦仁 ,  高桥幸雄

IPC: H01L27/085

Abstract: 本发明涉及一种半导体器件，提高了半导体器件的可靠性。用于耦合位于半导体区的角部处的场板和场限制环的接触沟槽由相对于晶体取向 线性对称布置的第一直线部和第二直线部构成。第一直线部和第二直线部的相应的一端在晶体取向 处耦合，并且第一直线部和第二直线部被设置为在与晶体取向 和晶体取向 不同的方向上延伸。

公开(公告)号：CN108231865A

公开(公告)日：2018-06-29

申请号：CN201711263226.0

申请日：2017-12-05

Applicant: 瑞萨电子株式会社

Inventor： 神田良 ,  松浦仁 ,  菊地修一

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7398 ,  H01L29/0684 ,  H01L29/0843 ,  H01L29/42312

Abstract: 本公开涉及沟槽栅极IGBT。提供了一种高性能的沟槽栅极IGBT。根据一个实施例的沟槽栅极IGBT包括：半导体衬底(11)；设置在半导体衬底(11)上的沟道层(15)；设置在沟道层(15)两侧的两个浮置P型层(12)，浮置P型层(12)比沟道层(15)深；设置在两个浮置P型层(12)之间的两个发射极沟槽(13)，发射极沟槽(13)分别与浮置P型层(12)接触；设置在两个发射极沟槽(13)之间的至少两个栅极沟槽(14)；和设置在两个栅极沟槽14之间的源极扩散层(19)，源极扩散层(19)与栅极沟槽(14)中的每一个接触。

公开(公告)号：CN107731896A

公开(公告)日：2018-02-23

申请号：CN201710948162.1

申请日：2013-01-04

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/331 ,  H01L29/739

Abstract: 本发明涉及一种IE型沟槽栅极IGBT。一种用于进一步增强具有有源晶元的宽度比无源晶元更窄的窄有源晶元IE型沟槽栅极IGBT的性能的方法，有效的是缩减晶元从而增强IE效应。然而，当简单地缩减晶元时，由于增加的栅极电容而降低了切换速度。IE型沟槽栅极IGBT晶元形成区域基本上包括具有线性有源晶元区域(40a)的第一线性单元晶元区域(40f)、具有线性孔集电极区域(40c)的第二线性单元晶元区域(40s)以及布置在它们之间的线性无源晶元区域(40i)。

公开(公告)号：CN107689360A

公开(公告)日：2018-02-13

申请号：CN201710673836.1

申请日：2017-08-02

Applicant: 瑞萨电子株式会社

Inventor： 高桥幸雄 ,  松浦仁

IPC: H01L23/544 ,  H01L27/02 ,  H01L27/082 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L27/0825 ,  H01L27/088 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7397 ,  H01L27/0259 ,  H01L22/34 ,  H01L27/0296 ,  H01L27/0823 ,  H01L29/0684 ,  H01L29/7395

Abstract: 本发明涉及一种半导体器件。为了提高检测IGBT的电流检测性能，特别是在配备有主IGBT和用于主IGBT的电流检测的感测IGBT的半导体器件的低电压区中。在位于感测IGBT单元内的虚拟区围绕的有源区的最外周边的周边部分，n+型半导体区形成在与嵌入到半导体衬底的上表面的沟槽内并被施加栅极电压的沟槽栅极电极相邻的浮置状态的阱的上表面上。

公开(公告)号：CN103199108B

公开(公告)日：2017-11-10

申请号：CN201310008688.3

申请日：2013-01-04

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/10

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种IE型沟槽栅极IGBT。一种用于进一步增强具有有源晶元的宽度比无源晶元更窄的窄有源晶元IE型沟槽栅极IGBT的性能的方法，有效的是缩减晶元从而增强IE效应。然而，当简单地缩减晶元时，由于增加的栅极电容而降低了切换速度。IE型沟槽栅极IGBT晶元形成区域基本上包括具有线性有源晶元区域(40a)的第一线性单元晶元区域(40f)、具有线性孔集电极区域(40c)的第二线性单元晶元区域(40s)以及布置在它们之间的线性无源晶元区域(40i)。

公开(公告)号：CN106611784A

公开(公告)日：2017-05-03

申请号：CN201610911950.9

申请日：2016-10-19

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/4916 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/0804

Abstract: 本申请涉及半导体器件及其制造方法。一种半导体器件包括能够在独立于单元性能的情况下实现栅极电容的精细调节的沟槽栅极IGBT。在栅极布线引出区域中，多个沟槽在与Y方向正交的X方向上相互隔开地布置。在平面图中每个沟槽具有被矩形外轮廓和矩形内轮廓包围的形状。沟槽栅极电极设置在每个沟槽中，以便电耦合到引出电极。为了在集电极和发射极之间获得足够的击穿电压，将沟槽形成在p型浮置区域中。在平面图中n‑型漂移区域形成在位于沟槽内轮廓的内部的区域中，由此在n‑型漂移区域和沟槽栅极电极之间形成的电容可以被用作反向传输电容。