-
公开(公告)号：CN118248691A
公开(公告)日：2024-06-25
申请号：CN202311645320.8
申请日：2023-12-04
申请人： 瑞萨电子株式会社
IPC分类号： H01L27/085 , H01L29/739 , H01L29/06 , H01L21/8222
摘要： 本公开的各实施例涉及半导体器件及其制造方法。增强了半导体器件的性能。浮置区域覆盖有源单元中的沟槽的底部表面。另外，该浮置区域覆盖无源单元中的沟槽的底部表面以到达该无源单元中的一对沟槽之间的半导体衬底。无源单元中的基极区域与该浮置区域之间的距离比该有源单元中的该基极区域与该浮置区域之间的距离小。
-
公开(公告)号：CN102569357A
公开(公告)日：2012-07-11
申请号：CN201110456183.4
申请日：2011-12-27
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06
CPC分类号： H01L29/7811 , H01L23/3107 , H01L23/49562 , H01L24/05 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L29/0615 , H01L29/0619 , H01L29/0634 , H01L29/0638 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/404 , H01L29/41766 , H01L29/66727 , H01L29/7816 , H01L2224/02166 , H01L2224/04042 , H01L2224/05624 , H01L2224/0603 , H01L2224/32245 , H01L2224/45139 , H01L2224/48247 , H01L2224/48472 , H01L2224/4903 , H01L2224/49111 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01028 , H01L2924/01079 , H01L2924/10253 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/15788 , H01L2924/181 , H01L2924/18301 , H01L2924/3025 , H01L2924/00012 , H01L2924/00 , H01L2224/45015 , H01L2924/207 , H01L2224/29099
摘要： 本发明涉及半导体器件。在功率MOSFET等的超结结构中，主体单元部分的浓度相对较高，所以针对使用现有技术的外围端接结构或降低表面场结构的外围部分难以确保击穿电压等于或高于单元部分的击穿电压。具体而言，问题出现在于，在芯片的外围拐角部分中，由于电场集中导致击穿电压的变化对于超结结构中的电荷失衡变得敏感。在本发明中，在诸如在有源单元区域和芯片外围区域中的每个区域中具有超结结构的功率MOSFET之类的半导体功率器件中，与第一导电类型的漂移区域的表面的第二导电类型的主结耦合并具有比主结浓度更低浓度的、第二导电类型的表面降低表面场区域的外端位于主结的外端与芯片外围区域中的超结结构的外端之间的中间区域中。
-
公开(公告)号：CN114141854A
公开(公告)日：2022-03-04
申请号：CN202111019390.3
申请日：2021-09-01
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/739 , H01L21/331
摘要： 本公开涉及半导体器件及其制造方法。提供一种IGBT，能够在降低包括IGBT的半导体器件的泄漏电流的同时处理高速切换。根据一个实施例的半导体器件包括IGBT，该IGBT包括p型集电极层和位错抑制层，p型集电极层在硅衬底的背表面上，位错抑制层用于与p型集电极层中的硅形成异质结。位错抑制层包括硅锗(SiGe)层。
-
公开(公告)号：CN102569357B
公开(公告)日：2016-08-10
申请号：CN201110456183.4
申请日：2011-12-27
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06
CPC分类号： H01L29/7811 , H01L23/3107 , H01L23/49562 , H01L24/05 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L29/0615 , H01L29/0619 , H01L29/0634 , H01L29/0638 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/404 , H01L29/41766 , H01L29/66727 , H01L29/7816 , H01L2224/02166 , H01L2224/04042 , H01L2224/05624 , H01L2224/0603 , H01L2224/32245 , H01L2224/45139 , H01L2224/48247 , H01L2224/48472 , H01L2224/4903 , H01L2224/49111 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01028 , H01L2924/01079 , H01L2924/10253 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/15788 , H01L2924/181 , H01L2924/18301 , H01L2924/3025 , H01L2924/00012 , H01L2924/00 , H01L2224/45015 , H01L2924/207 , H01L2224/29099
摘要： 本发明涉及半导体器件。在功率MOSFET等的超结结构中，主体单元部分的浓度相对较高，所以针对使用现有技术的外围端接结构或降低表面场结构的外围部分难以确保击穿电压等于或高于单元部分的击穿电压。具体而言，问题出现在于，在芯片的外围拐角部分中，由于电场集中导致击穿电压的变化对于超结结构中的电荷失衡变得敏感。在本发明中，在诸如在有源单元区域和芯片外围区域中的每个区域中具有超结结构的功率MOSFET之类的半导体功率器件中，与第一导电类型的漂移区域的表面的第二导电类型的主结耦合并具有比主结浓度更低浓度的、第二导电类型的表面降低表面场区域的外端位于主结的外端与芯片外围区域中的超结结构的外端之间的中间区域中。
-
公开(公告)号：CN102790082A
公开(公告)日：2012-11-21
申请号：CN201210155987.5
申请日：2012-05-15
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/739 , H01L29/10
CPC分类号： H01L29/7397 , H01L29/0696 , H01L29/1095 , H01L29/66348
摘要： 本发明提供一种IE型沟槽栅IGBT，在IE型沟槽IGBT中，在单元区域内，交替或者梳齿状地配置实际与发射电极相连接的有源单元以及具有浮置P体区的待用单元，由此构成为在半导体衬底的装置主面侧容易累积空穴。但是，当要使IE型沟槽IGBT中的传导率调制进一步加快以及使装置简单化而扩大待用单元的宽度时，耐压迅速地下降。在本发明的发明中，在IE型沟槽IGBT中，构成单元区域的各线状单位单元区域主要由线状有源单元区域以及线状待用单元区域构成，该线状有源单元区域在其长度方向上，被分割为具有发射区域的有源区以及待用区。
-
公开(公告)号：CN110391226B
公开(公告)日：2024-05-31
申请号：CN201910298383.8
申请日：2019-04-15
申请人： 瑞萨电子株式会社
发明人： 中泽芳人
IPC分类号： H01L27/085 , H01L29/06 , H01L29/40 , H01L29/739
摘要： 本公开的实施例涉及一种半导体器件，包括：被提供在由晶面(100)构成的半导体衬底的主表面中的单元区域；嵌入半导体衬底中的场绝缘膜；以及围绕单元区域的环形p型阱区域。p型阱区域包括在 方向上延伸的第一区域、在 方向上延伸的第二区域、以及连接第一区域和第二区域并且在平面图中具有弧形形状的第三区域。在平面图中，场绝缘膜具有被提供在p型阱区域中并且沿着p型阱区域延伸的开口。开口包括在第一区域中在 方向上延伸的第一开口和在第二区域中在 方向上延伸的第二开口，并且第一开口和第二开口在第三区域中彼此分开。
-
-
公开(公告)号：CN106229341A
公开(公告)日：2016-12-14
申请号：CN201610900600.2
申请日：2012-05-15
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/10 , H01L29/739 , H01L21/331
CPC分类号： H01L29/7397 , H01L29/0696 , H01L29/1095 , H01L29/66348
摘要： 本发明提供一种沟槽栅IGBT，在IE型沟槽IGBT中，在单元区域内，交替或者梳齿状地配置实际与发射电极相连接的有源单元以及具有浮置P体区的待用单元，由此构成为在半导体衬底的装置主面侧容易累积空穴。但是，当要使IE型沟槽IGBT中的传导率调制进一步加快以及使装置简单化而扩大待用单元的宽度时，耐压迅速地下降。在本申请的发明中，在IE型沟槽IGBT中，构成单元区域的各线状单位单元区域主要由线状有源单元区域以及线状待用单元区域构成，该线状有源单元区域在其长度方向上，被分割为具有发射区域的有源区以及待用区。
-
公开(公告)号：CN102074581A
公开(公告)日：2011-05-25
申请号：CN201010551468.1
申请日：2010-11-19
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336 , H01L21/28
CPC分类号： H01L29/7811 , H01L27/088 , H01L29/0615 , H01L29/0619 , H01L29/063 , H01L29/0634 , H01L29/0638 , H01L29/0696 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/41766 , H01L29/6634 , H01L29/66727 , H01L29/7395 , H01L29/7396
摘要： 本发明涉及半导体器件以及用于制造半导体器件的方法。提出了一种半导体器件解决超级结结构的以下问题：由于在体元件区域(有源区)中相对高的浓度，在周边区(周边区域或者结端部区域)中，通过传统的结边缘终端结构或者resurf结构难以实现等于或高于元件区域中的击穿电压的击穿电压。该半导体器件包括具有通过沟槽填充技术形成于元件区域中的超级结结构的功率MOSFET。此外，具有与元件区域的各边平行的取向的超级结结构被设置在元件区域周围的漂移区中。
-
公开(公告)号：CN110391226A
公开(公告)日：2019-10-29
申请号：CN201910298383.8
申请日：2019-04-15
申请人： 瑞萨电子株式会社
发明人： 中泽芳人
IPC分类号： H01L27/085 , H01L29/06 , H01L29/40 , H01L29/739
摘要： 本公开的实施例涉及一种半导体器件，包括：被提供在由晶面(100)构成的半导体衬底的主表面中的单元区域；嵌入半导体衬底中的场绝缘膜；以及围绕单元区域的环形p型阱区域。p型阱区域包括在 方向上延伸的第一区域、在 方向上延伸的第二区域、以及连接第一区域和第二区域并且在平面图中具有弧形形状的第三区域。在平面图中，场绝缘膜具有被提供在p型阱区域中并且沿着p型阱区域延伸的开口。开口包括在第一区域中在 方向上延伸的第一开口和在第二区域中在 方向上延伸的第二开口，并且第一开口和第二开口在第三区域中彼此分开。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.027 秒)
