-
公开(公告)号：CN106796814B
公开(公告)日：2019-04-16
申请号：CN201580043335.4
申请日：2015-08-06
申请人： 国立研究开发法人科学技术振兴机构
IPC分类号： G11C11/15 , G11C11/412
摘要： 一种存储电路，其特征在于，该存储电路包括如下所述的多个单元和控制单元。所述多个单元被放置在多个行和多个列中，使得形成通过划分所述多个行而形成的多个存储体。各存储体包括一个或更多个行。每个单元包括如下元件：双稳态电路，该双稳态电路存储数据；和非易失性元件，该非易失性元件以非易失性方式保持在双稳态电路中所存储的数据，并且把所述数据恢复到双稳态电路。控制单元执行如下操作：依次在每个行执行存储操作；把向作为前述存储体中的一个并包括执行前述存储操作的行的、第一存储体中的单元的电源提供的电压设置为第一电压，第一存储体包括其上执行存储操作的行；并且把作为不在前述第一存储体中的单元的电源提供的电压设置为第二电压，该第二电压小于前述第一电压，但在该第二电压下，双稳态电路中的数据被保持。
-
公开(公告)号：CN104700882B
公开(公告)日：2018-12-11
申请号：CN201410746475.5
申请日：2014-12-09
申请人： 三星电子株式会社
IPC分类号： G11C11/15
CPC分类号： H01L43/10 , G11C11/161 , H01L43/08
摘要： 本发明提供了存储器器件及其制造方法。磁存储器器件可以包括基板和在基板上的磁隧道结存储器元件。磁隧道结存储器元件可以包括参考磁层、隧道阻挡层和自由磁层。参考磁层可以包括第一被钉扎层、交换耦合层和第二被钉扎层。交换耦合层可以在第一被钉扎层和第二被钉扎层之间，第二被钉扎层可以包括铁磁层和非磁性层。第二被钉扎层可以在第一被钉扎层和隧道阻挡层之间，隧道阻挡层可以在参考磁层和自由磁层之间。
-
-
公开(公告)号：CN108701477A
公开(公告)日：2018-10-23
申请号：CN201780012636.X
申请日：2017-01-27
申请人： 索尼公司
IPC分类号： G11C11/15 , G11C11/41 , G11C11/412 , H01L21/8244 , H01L21/8246 , H01L27/105 , H01L27/11
CPC分类号： G11C14/0081 , G11C11/15 , G11C11/41 , G11C11/412 , H01L27/105 , H01L27/11
摘要： 本公开的半导体电路设置有：第一电路，配置为能够基于第一节点处的电压产生第一节点处的电压的反相电压并将反相电压施加到第二节点；第二电路，配置为能够基于第二节点处的电压产生第二节点处的电压的反相电压并将反相电压施加到第一节点；第一晶体管，该第一晶体管将第一节点连接到第三节点；第二晶体管，该第二晶体管向第三节点提供第一直流电压；第三晶体管，该第三晶体管具有连接到第三节点的漏极或源极，并且具有连接到第一节点或第二节点的栅极；以及第一存储元件，该第一存储元件连接到第三节点，并且能够采取第一电阻状态或第二电阻状态。第一电路和第二电路被配置为使得第一节点处的电压在施加电源之后容易地变为预定的初始电压。
-
公开(公告)号：CN105556691B
公开(公告)日：2018-08-28
申请号：CN201480050115.X
申请日：2014-07-22
申请人： 美光科技公司
发明人： 古尔特杰·S·桑胡
CPC分类号： H01L27/222 , G11C11/161 , H01L29/82 , H01L43/02 , H01L43/08 , H01L43/12
摘要： 本发明揭示一种形成一行磁性隧道结的方法，其包含：在衬底上形成磁性记录材料，在所述记录材料上形成非磁性材料，及在所述非磁性材料上形成磁性参考材料。所述衬底具有沿至少一个横截面的反应源材料与绝缘体材料的交替外区域。所述反应源材料包含将在经受一组温度及压力条件时与所述记录材料反应以形成电介质材料的反应物。将所述参考材料图案化成穿过所述交替外区域的纵向延长行。所述记录材料经受所述组温度及压力条件以与所述反应源材料的所述反应物反应，以形成沿所述行与所述记录材料纵向交替的所述电介质材料的区域且沿所述行形成磁性隧道结，所述磁性隧道结个别地包括纵向地介于所述电介质材料区域之间的所述记录材料、所述非磁性材料及所述参考材料。本发明揭示其它方法及独立于方法的磁性隧道结行。
-
公开(公告)号：CN107958951A
公开(公告)日：2018-04-24
申请号：CN201610899487.0
申请日：2016-10-14
申请人： 中电海康集团有限公司
摘要： 本申请提供了一种MTJ器件的制作方法、MTJ器件及STT-MRAM。该制作方法包括：依次设置钉扎层、绝缘势垒层与自由层的第一过程，或者依次设置自由层、绝缘势垒层与钉扎层的第二过程，自由层包括至少一个结构层，当制作方法包括第一过程时，制作方法还包括：在设置自由层之前，采用等离子体法对设置绝缘势垒层的裸露表面进行刻蚀，和/或，在设置自由层的过程中采用等离子体法对至少一个结构层的裸露表面进行刻蚀；当制作方法包括第二过程时，制作方法还包括：在设置自由层的过程中采用等离子体法对至少一个结构层的裸露表面进行刻蚀。采用本申请的制作方法，增强了MTJ器件结构的热稳定性，提高了隧道磁电阻，降低了结电阻。
-
公开(公告)号：CN107533862A
公开(公告)日：2018-01-02
申请号：CN201580079184.8
申请日：2015-08-07
申请人： 慧与发展有限责任合伙企业
发明人： 胡苗 , 约翰·保罗·斯特罗恩 , 李智勇 , 斯坦利·威廉姆斯
CPC分类号： G11C13/0069 , G06G7/16 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C2213/77
摘要： 交叉阵列，包括：多个行线；在多个交叉部分处与多个行线交叉的多个列线；以及在多个交叉部分的一部分处耦接在多个行线和多个列线之间的多个接合点。每个接合点包括电阻存储器元件，并且接合点定位成计算第一矩阵和第二矩阵的矩阵乘法。
-
公开(公告)号：CN107430881A
公开(公告)日：2017-12-01
申请号：CN201580077285.1
申请日：2015-09-10
申请人： 东芝存储器株式会社
CPC分类号： G11C11/1673 , G11C7/04 , G11C7/065 , G11C7/12 , G11C11/161 , G11C11/1653 , G11C11/1655 , G11C11/1657 , G11C11/1697 , G11C13/0023 , G11C13/0026 , G11C13/004 , G11C2013/0042 , G11C2013/0054 , H01L27/228 , H01L43/08
摘要： 根据一个实施例，一种半导体存储装置包含存储器单元、连接到所述存储器单元的位线及连接到所述位线的感测电路，其中所述感测电路包含：第一晶体管，其具有连接到所述位线的第一端；第二晶体管，其具有连接到所述第一晶体管的第二端的第一端；第三晶体管，其具有连接到所述位线的第一端；第四晶体管，其具有连接到所述第三晶体管的第二端的第一端；及放大器，其连接到所述第二晶体管的第二端及所述第四晶体管的第二端。
-
公开(公告)号：CN107408411A
公开(公告)日：2017-11-28
申请号：CN201680013174.9
申请日：2016-02-23
申请人： 东芝存储器株式会社
发明人： 初田幸辅
摘要： 根据一个实施例，一种存储器装置包含：存储器单元阵列，其包含第一阵列及第二阵列；熔丝电路，其保持第一数据；及控制电路，其基于所述第一数据来控制所述第一阵列及所述第二阵列上的替换过程。当供应所述第一阵列中的第一方向上的第一地址时，所述熔丝电路将对应于所述第一地址的所述第一数据传送到所述控制电路，且当在传送所述第一数据之后供应所述第一阵列中的第二方向上的第二地址时，所述控制电路基于所述第二地址与所述第一数据的比较结果来存取所述第一阵列及所述第二阵列中的一者。
-
公开(公告)号：CN105378845B
公开(公告)日：2017-11-17
申请号：CN201480017095.6
申请日：2014-03-11
CPC分类号： G11C13/004 , G11C11/1673 , G11C11/1693 , G11C13/00 , G11C13/0026 , G11C13/0061 , G11C2013/0045 , G11C2013/0054 , G11C2213/79
摘要： 根据一个实施例，一种阻变存储器包括存储单元、读出放大器和全局位线。所述存储单元布置在局部位线和字线彼此相交的位置处。所述存储单元连接到所述局部位线和所述字线两者。所述读出放大器通过向所述存储单元提供读取电流，读取存储在所述存储单元上的数据。所述全局位线连接在所述局部位线与所述读出放大器之间。所述全局位线将由所述读出放大器提供的所述读取电流馈送给所述局部位线。在所述局部位线和所述全局位线连接到彼此之前，所述读出放大器对所述全局位线充电。
-
-
-
-
-
-
-
-
-
搜索结果
1302 条记录 (耗时 0.063 秒)
